论文部分内容阅读
基于FPGA的数字存储示波器，以可编程逻辑器件ACEX1K30TC144-3和89c51单片机为核心，由通道输入调整、数据采集、数据处理、波形显示和操作面板等功能模块组成。系统中的数据采集及数据处理模块。采用了FPGA内制的RAMIP核，使系统的工作频率基本不受外围器件影响，经maxplusll延时分析，其内核频率可以达到40MHz以上。这对于数据处理速度和实时性要求比较高的应用领域具有重要的意义。