论文部分内容阅读
线阵CCD的驱动电路设计是决定CCD成像质量的关键技术之一。在对TCDl706D线阵CCD驱动时序分析的基础上，利用FPGA实现了线阵CCD的工作频率为10MHz的驱动电路设计。利用QuartusII软件自带的PLLIP核生成系统工作频率，通过Verilog语言对硬件电路进行描述，采用Moore有限状态机实现驱动信号之间的相位关系。通过QuartusII软件平台，对设计的时序电路进行仿真，并在示波器中显示了直径为0．16mm的漆包线的成像波形。实验结果表明，该方法能够满足TCDl706D线阵CCD工作频率