论文部分内容阅读
提出一种基于现场可编程门阵列(FPGA)的并联型有源电力滤波器(SAPF)的控制器方案.通过简化算法,使用运算强度简化、折叠结构和流水线等方式优化了控制器的硬件结构和工作频率,并详细讨论了基于同步旋转坐标变换、无限冲击响应(IIR)低通滤波器、三相锁相环和滞环电流跟踪控制的结构设计与优化.全部控制算法在单片FPGA中用硬件描述语言VerilogHDL实现.样机实验结果表明系统的动静态性能都较好,满足高性能SAPF对控制器实时性和准确性的要求.