论文部分内容阅读
提出了一种测量闪速存储器存储单元浮栅电压耦合率的方法.研究了采用负栅源边擦除的存储单元出现的退化现象,认为在擦除过程中源极附近的空穴注入产生界面态和氧化层陷阱,由该界面态和氧化层陷阱形成的应力导致漏电流是引起这种器件退化的最主要的原因.在此基础上描述了应力导致的漏电流退化的3种可能的导电机制,并且分别测量出应力导致的漏电流中瞬态和稳态电流的大小.研究表明,在读操作应力下,可靠性问题主要是由电子通过氧化层隧穿引起的.