论文部分内容阅读
为了应对现代SOC复杂的时钟结构给跨时钟域信号处理带来的隐患，分析了跨时钟域信号产生的亚稳态现象的根本原因和常用的跨时钟域信号的处理方法，针对跨时钟域信号处理难以验证的问题，提出了基于随机延时注入的跨时钟域仿真验证方法．通过将亚稳态现象抽象成采样数据在时钟上的随机抖动，使得芯片设计的RTL前仿真在没有时钟树物理信息的情况下能够模拟出亚稳态效应．分析结果表明此方法能够完成SOC芯片的跨时钟域信号的功能验证．