跨时钟域相关论文
在航空器的机载设备中存在大量的多时钟域电路，数据在进行跨时钟域传输时可能会产生亚稳态，导致数据传输错误，电路可靠性降低。但亚稳......
针对关键电子元器件“卡脖子”问题,采用国产FPGA设计了网络平台.FPGA工作频率高,功能需求复杂,外围器件多样,给FPGA设计带来了更......
在1859年9月太阳释放出有记录以来最强的太阳风暴之一之后,随着第24个太阳活动周期的到来,NASA(美国国家航空航天局)最新发表声明......
传统的边沿检测同步器由触发器构成,被同步的数据至少需要在新时钟域的1个时钟周期内保持有效.提出一种新型边沿检测同步器,由两相......
为了应对现代SOC复杂的时钟结构给跨时钟域信号处理带来的隐患，分析了跨时钟域信号产生的亚稳态现象的根本原因和常用的跨时钟域信......
多时钟域的处理是系统级芯片（SoC）设计中的一个重要环节。如果对其中出现的特殊问题估计不足,将对设计造成灾难性后果。数据跨时钟域......
为了解决跨时钟域问题对基于片上网络的高速数据传输造成的功能误差, 提出了一种新的片上网络跨时钟域高速数据通信接口电路.针对......
随着数字电子系统设计的快速发展，FPGA（现场可编程门阵列）在一些实际应用系统中通常包含有多个不同时钟，而系统功能实现的前提就是要完......
本文概述了ASIC系统中跨时钟域配置模块的多种设计方案以及实现方法,并且着重对分析由于跨时钟域带来的异步时钟问题进行了分析,提......
为了降低高速串行接口中发送端的延迟，在研究、分析现有发送端结构的基础上，提出了新的数据跨时钟域传输方法并在实际电路中得到实现......
本文阐述了数字异步电路中出现的亚稳态现象和出现原因,并对几种常见的跨异步时钟域电路的结构和原理进行描述,最后对几种跨异步时......
随着需求的不断提高,变流器控制平台中,越来越多的使用到了异构多核芯片处理架构,复杂的数据链路不可避免的给数据传输带来难度。......
现代 SoC 设计不可避免会遇到跨时钟域的问题，分析了五种常用典型跨时钟域同步电路和各常用典型同步电路的协议，针对跨时钟域电路难......
随着片上系统（SoC）技术的发展，芯片内各个模块交流频繁。异步系统因功耗低、速度提升潜力大和抗干扰能力强而备受青睐，但是异步电路设......
为了解决数字集成电路中跨时钟域间数据高速传输的问题,基于可编程逻辑器件提出一种利用格雷码判断先进先出存储器空满状态的思想......
吞吐量是以太网测试的一项重要指标。很多工程师认为以太网交换吞吐量应该为其线速率,即100%流量下不能出现丢包,并且认为以太网帧......
为了研究大规模集成电路设计中位数据在不同时钟域之间的传递问题,依据数字电路的基本理论,建立一种跨时钟域传递位数据信号的模型......
随着移动通信的发展,3G通信系统正在向LTE(Long Term Evolution)及LTE-Advanced通信系统慢慢演进,在这过程中基站也在不断地升级,......
随着芯片系统复杂性的提高，系统级芯片中集成了越来越多的模块，这些模块通常工作在不同的时钟频率下，这样芯片上的数据必然频繁地在不......
介绍一种跨时钟域的32位AHB总线桥的设计与实现。通过采用状态机设计以及使用预防死锁与解除死锁相结合的方法解决死锁，使得该桥支......
针对在FPGA的设计中异步跨时钟域设计经常出现时序不满足的问题,提出了一种异步时钟跨时钟域的设计方法。通过对FPGA底层硬件芯片......
由于现场可编程逻辑门阵列(FPGA)功能实现的多元化,往往会出现不同时钟域的信号.不同时钟域的信号进行交互,若不进行同步处理,经常......
由于在复杂FPGA（Field Programmable Gate Array,现场可编程门阵列）设计中存在跨时钟域,通常会产生亚稳态现象.为有效地预防和解决该......
期刊
随着FPGA功能越来越复杂,其内部设计经常包含多个异步时钟,将FPGA分割为多个时钟域,不同时钟域之间进行的数据和信号通信引入了跨......
为了解决高速相机数据采集和处理速率的不匹配问题,利用现场可编程逻辑门阵列内部存储资源,研究了高速、大容量异步FIFO的工作原理......
针对当前SOC内部时钟越来越复杂、接口越来越多以及亚稳态、漏信号等常见的各种问题,分析了以往的优化方法的优缺点,然后从电路的......
FPGA的亚稳态处理的效果直接影响FPGA内部逻辑的运行,是影响FPGA设计可靠性的重要因素。给出了三种处理FPGA设计亚稳态的方法:包括......
跨时钟域的同步问题是现场可编程门阵列(FPGA)设计中的一个难点,本文分析跨时钟域所带来的亚稳态,提出FPGA设计中跨时钟域的同步方......
随着FPGA系统设计的复杂化,系统内部的各个功能模块往往需要工作在不同频率的异步时钟域中,因此系统内核心功能模块与外设的通信设......
随着国家对信息安全产业支持力度的加大,几乎所有与互联网进行交互的产品其安全性都需要得到保证。随机数模块作为安全SOC芯片中不......
针对SRIO交换器数据通路的特点,提出了一种交换器内部的互连网络设计.重点解决了实现交换网络的三个问题：1.SRIO端点与端点的跨时钟......
在现代ASIC以及FPGA设计中,在EDA软件工具的帮助下,已经可以使设计规模达到千万门级甚至更大的规模。然而对于在两个不同的时钟域......
随着数字系统的日益复杂，一个系统常常要与多个子系统进行通信。由于各个系统之间时钟信号的频率及相位关系各异，使得信号在跨时钟域......
摘要：本文采用基于现场可编程门阵列(FPGA)设计多功能车辆总线(MVB)控制器芯片。跨时钟域传输信号的处理、MVB通信中的同步处理和曼......
4K原始数据转换成4路3G-SDI,需对音、视频进行分别处理。本文设计了一种I^2S音频数据处理电路,以I^2S协议为基础,使用HV2芯片和FPG......
随着IC产品的进口超越石油成为我国第一进口商品,国家对IC产业的投入和扶植力度进一步加大,1C产业迎来了最好的发展阶段。片上系统......
航天用FPGA设计复杂度越来越高，其表现之一就是设计中存在多个时钟域，当信号从一个时钟域进入另一个时钟域，即不同时钟域之间发生数据......
为了实现高速数据流的跨时钟域传输,根据万兆以太网10Gbase-KR协议设计了一款性能稳定的弹性缓冲器,并对设计进行逻辑综合和门级仿......
在SoC信号跨时钟域传输时,有可能会产生亚稳态等问题。到目前为止,对信号跨时钟域传输还没有一套完整且通用的验证方法。因此,在传......
采用异步FIFO是解决多比特数据跨时钟域传递的一种有效方法。在异步FFIO的基础之上提出一种通过扩展FIFO位宽，实现伴随门控信息与数......
