论文部分内容阅读
介绍了aDSP处理器中地址生成单元的设计。详细讨论了位倒序寻址模式、模块循环寻址模式和快速判零逻辑的设计实现，并使用门控时钟的方法来解决这些复杂结构引起的功耗增加问题。所有设计按照可综合要求进行RTL编码，经过VCS逻辑仿真和Design Compiler综合验证后成功应用于国家863项目高性能低功耗DSP中。