论文部分内容阅读
国内存储器芯片快速发展,芯片的制造工艺不断提升,国内逻辑主流工艺发展到28nm工艺节点,非挥发性存储器NANDFlash发展到24nm工艺节点。芯片被广泛应用到各种电子产品中,集成电路芯片的ESD失效占用很大比例。它的可靠性问题越来越被关注,静电保护电路的设计和优化显得尤为重要。提出一种有效的静电保护电路版图,节约芯片面积,从而实现对芯片管脚的静电保护。