论文部分内容阅读
设计高性能、低复杂度的低密度奇偶校验（Low—density parity—check，LDPC）码的解码器是当前研究热点和难点之一。本文以一组特定的QSBC—LDPC（Quasi—Systematic Block—Circulant LDPC）Codes码为例，详细介绍了如何利用Altera公司的StratixⅡ系列的FPGA器件实现QSBC—LDPC码编码器的完整过程。考虑到各种实际系统的不同应用需求，作者在设计中分别提出了具有高编码速率特点的“Full—Speed”结构和低资源消耗特点的“Least