论文部分内容阅读
本文设计了一款用于△-∑调制器的高增益高速CMOS锁存比较器。在两相互不交叠时钟的控制下，采用四级前置放大器完成对输入信号的采样、放大，高增益提高了比较器的精度并抑制了踢回噪声，采用正反馈的锁存器提高了比较的速度。采用一种新颖的共模反馈电路实现了对输出共模电平的稳定，并采用有效的措施限制了前级放大的差分输出摆幅。设计中采用高速度、传输延时较小的推挽输出，降低了整体功耗。