随着高速混合信号电路的发展，信号的时序对整体系统日渐产生着至关重要的影响。因此，设计电路时可添加延时单元，用来产生或补偿路径间......

延时锁相环(Delay Locked Loop,简称DLL)与锁相环(Phase Locked Loop,简称PLL)相比,稳定特性更好,时钟抖动更低,因此得到了广泛的......

针对传统延时锁定环工作频率低、锁定范围窄的问题,设计了一种可产生高频宽范围八相位时钟的延时锁定环。设计一种仅由8个MOS管构......