延时锁定环相关论文
网络的普及以及计算机外设的发展,使得有线电信号数据通信的重要性再次突现出来。比如千兆以太网,高速USB的研发都是当前的热点,这......
随着集成电路设计和工艺水平的不断提高，高性能系统芯片应运而生。时钟技术对高性能系统芯片设计非常关键，目前高性能时钟技术的趋势......
针对现有Δ∑延时锁定环中调制器的功耗问题,提出一种基于类分数分频的Δ∑延时锁定环的设计方法。通过使用分频器,降低Δ∑延时锁......
针对直接序列扩频信号,介绍了其发射和接收部分基本组成,给出了系统接收部分的具体设计框图。重点讨论了对扩频信号的捕获与跟踪的......
针对三维集成电路芯片间时钟同步电路的要求,设计一种用于全数字延时锁定环的改进型逐次逼近寄存器,以消除由于硅通孔延时波动引起......
设计并实现了一个基于延时锁定环(DLL)、用于超宽带(UWB)无线通信系统的1.25GHz时钟生成电路。该时钟生成电路由两个DLL和一个自调......
设计了一款用于超宽带(UWB)收发机的多相位基带时钟生成器.该时钟生成器通过分析锁相环(PLL)和延时锁定环(DLL)结构的共性,提出了......
针对当前脉冲激光测距雷达中时间间隔测量精度低的问题,文中提出了一种高精度时间间隔测量方法。该方法采用双环形振荡器作为时间......
FPGA(现场可编程逻辑门阵列)内部集成了四个全数字片内延时锁定环电路(Delay-Locked Loop,缩写为DLL),利用它能够实现对芯片输入时......
针对动态电压/频率调整系统芯片中时钟同步问题,设计一个具有宽工作频率范围和固定锁定周期的快速锁定全数字逐次逼近延时锁定环,......
随着信号频率的不断提高,信号的时序特性对电路性能的影响越来越重要。信号的时序特性可以通过补偿电路间的延时差异实现同步,而延......
随着CMOS工艺的不断发展,数字电路的性能得到提升,模拟电路的设计却遇到了诸多挑战。由于数字电路在时间域中有着很高的分辨率,渐......
锁相环和延时锁定环是电路系统中分别负责信号产生和时序控制的基本电路单元,并随着系统复杂度的提高,面临更加苛刻的指标要求。Δ......
现场可编程门阵列(FPGA)的发展已经有二十多年,从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在,FPGA已广泛地......
随着高速混合信号电路的发展,信号的时序对整体系统日渐产生着至关重要的影响。因此,设计电路时常需要添加若干延时单元,用于产生......
学位
随着大数据、云计算、移动互联网等技术的兴起和发展,人们对通信系统带宽的需求日益增加。高速、高可靠性、低成本的数据通信越来......
I/O带宽的需求驱动着传统的并行总线向高速串行总线的过渡。时钟数据恢复电路CDR(Clock Data Recovery)是实现高速串行传输技术的......
介绍了一种区别于锁相环(PLL)和基于压控延迟线(VCDL)的延时锁定环(DLL)、全部由纯数字电路实现的DLL电路.该电路用于消除时钟时延......
提出一种数字控制可编程延时单元（Digitally Controlled Programmed Delay Element，DCPDE）结构，对数字控制字可编程延时单元（DCPDE）进行......
针对传统延时锁定环工作频率低、锁定范围窄的问题,设计了一种可产生高频宽范围八相位时钟的延时锁定环。设计一种仅由8个MOS管构......
