静电防护问题是提升集成电路可靠性面临的主要挑战之一.基于55 nm HV CMOS工艺,研究了静电注入对中压(MV)和高压(HV) GGNMOS(Gate-......

对采用多指条形GGNMOS结构的ESD保护电路的工作原理进行分析，并对其进行ESD测试实验。理论分析了影响ESD性能的一些因素，提出一种栅......

随着工艺不断的发展,芯片越来越容易被静电放电（ESD）冲击损坏。在动态随机存取存储器（DRAM）芯片中最容易被ESD损坏的模块就是接口（I/O）模......

金属氧化物半导体(MOS)器件的缩放技术使集成电路芯片面临着严重的静电放电(ESD)威胁,而目前采用的ESD保护电路由于电流集边效应等......