通过对现有的IRIG-B(DC)码授时设备的调查研究发现,有的采用CPLD+AVR MCU实现方案,有的采用FPGA+DSP实现方案,芯片间连线较多,且PC......

为解决传统解码仪存在的体积大、兼容性差等问题,提出利用FPGA实现解调IRIG-B （DC）码信息的电路板卡的设计,该板卡能够解调出IRIG-B（D......

提出了一种IRIDB（DC）码产生电路的设计方法。采用Altera公司低功耗CycloneFPGA系列中的EPIC6T144、8段数码管、晶体振荡器和MAX3232E......

针对机载测试系统以IRIG-B（DC）码作为整个系统的时间源,提出一种基于FPGA的解码编码器设计。该设计采用FPGA为主控制器,实现IRIG-B（DC......

通过研究IRIG—B（DC）iLt3原理，提出了基于定时器脉冲边沿捕获技术来实现IRIG—B（DC）码解码的新方法，并选用STM8S103芯片完成了IRIG—B（DC）......

概述一种基于PCI总线的GPS同步时钟卡.讨论了IRIG-B格式时间码在GPS同步时钟卡上的应用.详细介绍了用大规模可编程逻辑芯片及单片......

介绍了IRIG-B码的原理，提出了一种基于FPGA平台的IRIG-B码同步解码方案，并成功实现，给出了实验结果。重点说明了B码解码过程中信号监......