数字锁相环(DPLL)相关论文
本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案,并详细介绍了该方案基于FPGA的实现方法.通过对所设计的锁相环进行计算......
期刊
SDH网络设备必须具有从STM-N线路信号中提取定时参考的功能。首先论述了从线路信号中提取时钟的必要性，然后详细讨论了一种从SDH线......
提出了一种新型的数字锁相环(DPLL),它具有锁频(FL)和锁频-锁相(FPL)两种工作模式,在FL和FPL两种工作模式下分别可以获得较低的频......
该文介绍了AD公司的ADF4113频率综合器芯片,应用AD公司的ADI SimPLL软件进行仿真,设计出L频段数字锁相式频率源,解决了在调试中遇......
