真单相时钟相关论文
Ser Des（Serializer/Deserializer,序列化器与反序列化器或者串行器和解串器）是一种时分多路复用（TDM）、点对点（P2P）的串行通信技术。即......
提出了一种基于游标延时链结构的可变分辨率片上时钟抖动测量系统.为消除外部参考时钟引入的误差,利用单周期延时模块实现了自参考......
针对通讯设备中对高速、低功耗频率源的需求,设计了一款片上集成VCO的频率源芯片。为了减小频率源芯片的功耗,N分频器采用了TSPC结......
随着晶体管尺寸的按比例缩小,触发器不断攀升的软错误率成为高可靠集成电路设计必须考虑的重要因素。因此,触发器加固设计也就成为......
分频器作为电子系统中常处于高频段工作的基本模块,在频率综合器、正交信号生成、时钟产生、数据恢复以及高频光纤通信系统中得到......
对低功耗CMOS数字系统设计中分频器电路设计问题，基于中芯国际0．18μm混合工艺，设计了一个基于真单相时钟结构的二分频单元，并通过将二......
介绍了一种采用SMIC 65nm CMOS LL工艺、工作在14Gb/s的高速串行接口发送端电路。该电路主要由多路复用器、时钟分布电路和连续时......
