部分并行相关论文
低密度奇偶校验码(LDPC,Low Density Parity Check)是基于稀疏校验矩阵的线性分组码,具有逼近香农限的译码性能。LDPC码的优良性能......
为了提高低密度奇偶校验码(LDPC)译码器的译码速度,提出了一种基于部分并行比特选择机制的快速多比特翻转算法.根据接收向量中错误......
近年来，带有线性约束的可分凸优化问题广泛出现在工程、管理等众多领域，如何对这类带线性约束的可分凸优化问题进行求解，引起了众多学......
面向IEEE 802．16e中LDPC码，分析了各种译码算法的译码性能，归一化最小和（NMS）算法具备较高译码性能和实现复杂度低的特点。提出一种基于......
文章给出了一种基于FPGA最大迭代次数可变的LDPC译码器设计方法。与传统的固定的最大迭代次数译码相比,该方法将译码的实际迭代次......
为了解决低密度校验码（LDPC）的VLSI译码实现资源耗费庞大、功耗大、连线复杂等问题，提出了一种适用于基于循环移位单位矩阵的LDPC的结......
与传统存储信道编码相比，低密度奇偶校验码（LDPC）能够充分利用软信息，在信噪比较差的情况下，具有更优秀的纠错能力。其中，准循环低密度奇......
本文针对部分并行结构的准循环低密度奇偶校验码(QC-LDPC)译码器,提出了一种可配置的通用QC-LDPC译码器结构。与以往花费大量的硬......
通过对LDPC码解码算法及解码器结构的研究,本文提出一种改进型高吞吐率QC-LDPC码解码器设计方案。综合考虑硬件复杂度和解码吞吐率......
采用易于FPGA实现的归一化最小和算法,通过选取合适的归一化因子,将乘法转化成移位和加法运算。在高斯白噪声信道下,仿真该译码算......
针对目前低密度奇偶校验(LDPC)码译码复杂度大、速率低、占用资源多的问题,深入研究了LDPC码的译码算法.在加性高斯白噪声(AWGN)信......
最近,LDPC(Low Density Parity Check)码引起了广泛的关注,但由于在实际的运用中缺乏有效的译码器硬件设计方案,从而使得LDPC码的......
ue＊M＃’＃dkB4＃＃8＃”专利申请号:00109“7公开号:1278062申请日:00.06.23公开日:00.12.27申请人地址:（100084川C京市海淀区清华园申请人:清......
由于LDPC码是一种性能极佳的纠错编码,拥有高效译码的算法和适合并行操作的硬件实现等优点,因此在信息可靠性传输领域有着良好的应......
