DVB-S2中BCH码译码器的FPGA设计与实现

来源 :第十二届计算机工程与工艺全国学术年会(NCCET'08) | 被引量 : 0次 | 上传用户：wing870202

【摘要】

：

本文以宽带多媒体卫星为应用背景,针对符合DVB-S2标准的卫星接收机中BCH译码器的功能需求,采用BM迭代译码算法设计了参数可配置的二进制BCH码译码器.使用Verilog语言时所设计

【作者】

：

马宏强;陈旭灿;

【机构】

：

国防科技大学计算机学院长沙 410073

【出处】

：

第十二届计算机工程与工艺全国学术年会(NCCET'08)

【发表日期】

：

2008年期

下载到本地 , 更方便阅读

下载此文赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

本文以宽带多媒体卫星为应用背景,针对符合DVB-S2标准的卫星接收机中BCH译码器的功能需求,采用BM迭代译码算法设计了参数可配置的二进制BCH码译码器.使用Verilog语言时所设计的译码器进行了实现,并进行了功能仿真.译码器以流水方式工作,译码输入数据速率可达223Mbps(Virtex-Ⅱ Pro),性能符合DVB-S2的应用需求.

其他文献

一个快速浮点乘加器的设计与实现

本文设计并实现了一个全流水的快速浮点乘加器.采用改进的BOOTH算法产生部分积,用3-2压缩器构建wallace树实现部分积的压缩,采用平方根进位选择加法器和超前进位加法器相结合

会议

高速并行前缀加法器设计比较

整数加法器是微处理器的核心部件.为了提高微处理器的性能,需要时其中整数加法器进行精心设计.本文对几种经典的并行前缀加法器和Ling并行前缀加法器进行了比较,比较的角度为

会议

高速并行前缀加法器整数加法器微处理器应用范围设计结构优缺点性能算法速度面积经典角度核心功耗分析

NAND Flash存储器控制器的设计

本文在阐述NAND Flash接口特点的基础上,讨论了基于AMBA总线的NAND Flash控制器的设计及其硬件实现方法,该控制器已通过验证并已应用到某型手机芯片中.

会议

Flash存储器控制器手机芯片实现方法接口特点AMBA总线硬件验证讨论设计基础

基于乘加融合的浮点加法算法研究

目前很多处理器的FPU都开始以MAF为基础,这种结构使得乘加运算的延迟和精度都有很大改善,但是基于这种结构的加法或者乘法运算的延迟却比单独的加法器或者乘法器的延迟要高,

会议

浮点加法器加法运算优化方法结构加法算法多处理器乘加运算乘法运算乘法器速度精度基础单元不变FPU

哈密瓜新品种“新蜜37号”

哈密瓜新品种新蜜37号是新疆维吾尔自治区农业职业技术学院实验农场选育的厚皮甜瓜新品种,2005年2月通过新疆维吾尔自治区农作物品种审定委员会新品种审定。1.亲本来源和选育

期刊

哈密瓜区域试验薄皮甜瓜亲本来源实验农场自交系角斑病霜霉病农作物品种审定品比试验

GSM维特比译码器的设计与优化

本文分析了递归系统卷积码和非递归系统卷积码,讨论了Viterbi译码的硬件实现方法,提出并实现了一种通用Viterbi译码器结构,满足了系统性能要求,降低了硬件实现开销和系统功耗

会议

GSM维特比译码器递归系统卷积码Viterbi译码器硬件实现系统性能系统功耗实现方法讨论开销结构分析

2010年12月普通冷轧薄板(卷)分国别(地区)进口情况

请下载后查看，本文暂不支持在线获取查看简介。 Please download to view, this article does not support online access to view profile.

期刊

冷轧薄板累计金额哈萨克斯坦台湾省同比同期

LVDS驱动器中预加重电路的设计与实现

在LVDS驱动器端对信号进行预加重,可以有效降低信号在传输过程中的码间干扰问题。使信号能进行更远距离的传输、驱动器能在更高的频率下工作.本文设计并分别实现了两种LVDS驱

会议

LVDS驱动器预加重电路仿真信号设计目标模拟结果干扰问题电流传输过程远距离算方式流方式频率开关工艺方案CMOS

RS(244,212)译码器设计与实现

本文根据低复杂度位并行体系结构多项式有限域乘法器原理,设计并优化了GF(28)域通用乘法器及固定因子乘法器,该乘法器有效降低了硬件功耗、提高了译码速度.采用BM算法、钱搜

会议

高可靠8051中ALU的设计与实现

本文主要研究微处理器可靠性增强的相关技术,并基于一款与标准8051兼容的微处理器将三模冗余、Berger码检测等可靠性增强技术运用于其中.同时对经过可靠性加固的模块进行了功

会议

DVB-S2中BCH码译码器的FPGA设计与实现

与本文相关的学术论文