论文部分内容阅读
整数加法器是微处理器的核心部件.为了提高微处理器的性能,需要时其中整数加法器进行精心设计.本文对几种经典的并行前缀加法器和Ling并行前缀加法器进行了比较,比较的角度为速度,面积及功耗,分析了各种加法器结构的优缺点及应用范围,并给出了相关结论,为设计初期进行加法器结构和算法的选择提供了依据.
高速并行前缀加法器设计比较
【摘 要】
：
整数加法器是微处理器的核心部件.为了提高微处理器的性能,需要时其中整数加法器进行精心设计.本文对几种经典的并行前缀加法器和Ling并行前缀加法器进行了比较,比较的角度为
【机 构】
：
国防科技大学计算机学院并行与分布处理国家重点实验室
【出 处】
：
第十二届计算机工程与工艺全国学术年会(NCCET'08)
【发表日期】
：
2008年期
其他文献
本文介绍了十读/六写DVDSP寄存器文件的设计.利用与DVDSP寄存器文件结构相同的0.18um寄存器文件,采用设计迁移的方法将设计迁移到0.13um,对迁移后不满足性能要求的部分重新设
黄永玉九十了，“世界长大了，我他妈也老了！”这是他由衷地发出的感慨。 他的一生，走过太多的地方，吃尽了种种苦难，也享到了莫大的福分。从家乡凤凰，到厦门集美学校，抗战时的内地，辗转台湾、香港，最终回到北京，乃至晚年驻足的意大利、法国……而上海，在他的眼中，始终有着极为重要与特殊的地位与意义。“年轻时在上海的日子，没一天不辛苦，可我始终是那么爱这个城市，没有原因，也不需要原因。” 在上海图书馆举办
X-DSP是自行研制的一款低功耗嵌入式数字信号处理器(DSP), 本文在分析X-DSP引导加载流程和主机接口(HPI)引导模式的基础上,结合HPI工作原理,在全芯片模拟环境下,设计了一套高
时钟子系统的功耗研究和优化是微处理器低功耗设计中的一个非常关键的问题。本文从同步数字集成电路中时钟网络的各组成部件入手,研究了时钟网络的功耗模型,并深入分析了同步
本文针对宽带多媒体通信卫星的需求,设计并实现了一种基于FPGA的符合DVB-S2标准的可配置LDPC码编码器.设计的编码器主要特点有:利用FPGA中的Block-RAM分组存储校验比特,每组
会议
本文设计实现了一种可由上层逻辑动态调整优先级的仲裁器.本文的设计采用两级仲裁,第一级对拥有相同优先级的请求进行公平仲裁;第二级对第一级的输出进行优先级仲裁.两级仲裁
敏感放大器是存储器中最重要的外围电路之一,对于提高存储器的性能有重要影响.本文对当前存储器设计中三种主要敏感放大器进行了分析,提出了一种新型的敏感放大器优化设计方
数字信号处理等诸多方面对高性能浮点除法器需求日益突出.浮点除法器的运算效率在很多方面已经成为系统性能的瓶颈.本文对SRT浮点除法器进行分析,同时对于工业广泛采用的基4-
本文研究应用在微处理器中的高速CAM(Content-Addressable Memory)电路设计方案.对广泛使用的CAM单元结构及高速或非CAM字结构进行了研究分析,在此基础上,通过改进得到一种高
本文设计并实现了一个全流水的快速浮点乘加器.采用改进的BOOTH算法产生部分积,用3-2压缩器构建wallace树实现部分积的压缩,采用平方根进位选择加法器和超前进位加法器相结合
会议