容错星载计算机体系结构设计

来源 :第十二届计算机工程与工艺全国学术年会(NCCET'08) | 被引量 : 0次 | 上传用户:liff09020625
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
容错技术是提高计算机系统可靠性的重要手段.本文介绍了一种适用于星载计算机的容错体系结构设计方案.主要从双机温备的系统级容错,抗辐照过流保护电路和基于FPGA的容错设计等方面讨论了该体系结构的容错设计.多种容错技术的结合增强了星载计算机系统抵抗空间单粒子效应的能力,为空间应用提供了高可靠的信息处理平台.
其他文献
本文讨论了EDGE中8PSK调制原理和硬件实现结构,并对结构进行了优化.在硬件实现方面阐述了数据通路和控制通路的设计优化技术,能有效降低功耗.
本文在深入研究流水线ADC的系统结构的基础上,考虑流水线ADC中诸多非理想因素的影响,采用Simulink 为12位高性能流水线ADC建立完整的系统模型.本文重点研究了采样保持模块,MD
会议
本文首先简单分析了DDS的基本原理和基本结构和主要误差来源,并讨论了现有的各种实现压缩ROM表的方法。在此基础上,提出一种实现高压缩率ROM表、输出高信噪比信号的方法。该
低噪声放大器在接收系统中能降低系统的噪声和提高接收机灵敏度,是接收系统的关键部件.本文基于0.18um CMOS工艺,设计了一种适用于宽带无线通信系统接收前端带宽为0.4GHz-2.0
会议
本文在分析传统的全局时钟、门控时钟存储器功耗局限性的基础上,提出了一种基于请求的存储器结构.分析了实现该结构需克服的几个关键技术,并提出了相应的解决方案.通过设计实
前言 由于舰上人员的缩减和参战女性的增多,研制能保证在舰上服役的女性完成紧急任务和安全地进行日常工作的适当的身体筛选因子是重要的。既往的研究表明几乎95%的海军女性
本文基于半速率时钟传输的CDR(Clock and Data Recovery)电路,在时钟的上升沿和下降沿同时采样数据,因此要求时钟信号的占空比达到50%,本文在互补相位占空比调节器的基础上进
本文基于自动控制原理,对Pierce CMOS晶振电路的启振条件作了详细的分析,对电路中影响石英晶振起振的各种寄生参数作了深入研究,结合Matlab对理论分析作了验证,并以15Mhz晶振
本文采用电路模拟手段,对典型基准组合电路中的SET传播特性进行了研究,发现了一类新的脉冲展宽效应机理一扇出重汇聚.根据重汇聚点逻辑门类型和输入脉冲特征的不同,重汇聚可
本文介绍一个适用于二维环网拓扑结构的路由芯片设计,该芯片在采用虚跨步切换二维环网中实现了组播操作,芯片支持组播操作和自适应路由,实际系统中的测试结论表明芯片的性能优越