X波段六位数字移相器设计

来源 :2016北京微电子研究生学术论坛 | 被引量 : 0次 | 上传用户:heermeisi
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
  数字移相器是用来改变传输信号相位的器件,在相控阵雷达、卫星通讯、通信基站、航空航天等领域中有着广泛的应用前景,而相控阵雷达是移相器最为重要的应用领域,移相器部件的性能决定了T/R组件设计的成败,其成本、性能、质量、体积、可靠性直接影响着相控阵雷达系统的相应指标.在多位级联数字移相器中,加载线式拓扑由于其结构简单,常常用于小相位移相器电路的设计,但存在负载微带电长度较长,面积较大的缺点;全通式拓扑因其结构紧凑,带宽性能优越,相移能力强等优点成为移相器拓扑中的热门选择;而大相位移相单元一般采用高低通滤波式的电路拓扑,由单刀双掷开关(SPDT)控制电路实现信号在高通、低通两条不同支路上的传输.针对上述情况,本文提出了一种新型的加载线型拓扑结构,将主路两端的负载微带线用电容代替,有效降低了芯片面积,使结构更加紧凑,并用于移相量为5.625°和11.25°的移相单元中;移相量为22.5°和45°的移相单元采用全通式拓扑结构;移相量为90°和180°的移相单元采用高低通滤波型拓扑结构.SPDT电路的开关特性直接影响到高低通滤波型移相器的性能,为了减少其对高低通移相拓扑性能的影响,增加隔离度,采用串并联形式的拓扑结构.移相器各个相位单元不同的排列顺序对最终移相器的性能影响巨大,为了获得最佳性能,需要在考虑版图面积的同时对各个单元的排列顺序进行优化,最终确定的各个移相单元的级联排列顺序为180°-22.5°-11.25°-45°-5.625°-90°.基于WIN公司0.25um GaAs pHEMT工艺,最后获得的64种不同相位状态的仿真结果如下所示;在X波段(8-12GHz)频率范围内,绝对相位精度误差为-7°~7°,插入损耗优于6.8dB,,输入回波损耗低于10dB,输出回波损耗低于9.5dB,RMS相位精度误差为3.3°,RMS插入损耗为0.5dB.
其他文献
会议
会议
作为三代半导体材料,GaN具有宽禁带宽度、高击穿电场和迁移率的优势,其器件非常适合作为功率和微波放大器,已成为下一代微波功率放大器的现实选择和功率开关器件的候选者,该领域也是当前国内外的研究热点。本报告将介绍该领域的进展,并结合已有的研究经验,谈谈该领域的研究趋势。
集成电路的发展面临着研发与制造成本飞速增加,电子产品对芯片功能需求日益复杂,产品生命周期短、上市时间紧迫等多重挑战。智能电网、行业专网、超宽带等应用迫切需要数模混合的大规模可编程芯片,以实现低成本、低功耗、高性能、高可靠的模拟和数字混合信号采集、处理与传输。数模混合信号可编程系统芯片高度集成可编程模拟系统和可编程数字系统,可直接实现多种应用环境下的数模混合信号处理,有利于整合“零散”的数模混合应用
中芯国际是是世界领先的集成电路晶圆代工企业之一,也是中国内地规模最大、技术最先进的集成电路晶圆代工企业,提供0.35微米到28纳米不同技术节点的晶圆代工与技术服务.14纳米FinFET工艺技术研发已开展三年多,今年获得国家02专项支持.研发基线建设顺利,工艺设备基本到位,近80%关键设备上线工作,40个工艺模块中超过1/3已完成设置;试验芯片工艺验证批TQV1如期完成流片,成功得到器件及SRAM电
随着轻薄短小、多功能、低功耗等产品趋势形成,系统级封装(System in Package, SiP)技术迅速发展.SiP技术是将系统或者子系统集成在一个封装体内,可以将IC裸片、MEMS、光学器件、被动元件、甚至天线等多种异质芯片2D、3D系统整合.SiP技术是当今最先进的封装技术,它能够成为发展主流的关键在于可实现电子系统的小型化.Apple、Samsung、Intel、Xilinx等国际知名
“摩尔定律”提出将近五十多年来,随着半导体器件工艺平面微缩化业已进入10纳米特征尺寸以下,逐步接近平面工艺的物理极限。为了进一步提高半导体存储器器件的集成度,减小单个器件的生产成本,需要突破传统二维工艺的界限,将存储器器件的制备向三维空间扩展,形成了一系列独特的三维器件结构。目前,以三维NAND快闪存储器为代表的三维存储器已经成为目前全球半导体集成电路产业发展的一个全新领域和技术热点。当然,一种新
双频带滤波器在现代通信系统中起着重要的作用.已经有了很多关于双频带滤波器综合方法 的研究.特征函数频率转换技术是其中的一个重要方法.该方法将一个单频带低通原型通过频率转换得到双频率滤波器低通原型.得到滤波器的特征函数后,可以根据特征函数多项式系数构造传输和反射特性S24和S44.而根据滤波器耦合矩阵也可以计算得到传输和反射特性.
本论文主要研究Hf-Ti-O薄膜作为栅介质材料的MOS和ETSOI MOSFET器件性能.通过MOS器件性能研究,得到以Hf-Ti-O薄膜作为栅介质材料具有优异的电学性能,其EOT能达到~0.77 nm,同时平带电压弛豫为~4 mV,栅电流为0.33 A/cm2@Vg=Vfb-1V.为了进一步研究Hf-Ti-O薄膜在器件中的应用,我们采用ETSOI衬底,制备了沟道长度为25 nm的MOSFET器件
本制造高性能的自选择存储单元,对于阻变存储器大规模三维集成有很重要的意义.本文提出了一种具有高性能的HfO2/MIEC结构的自选择阻变存储器,并第一次把它集成累了一个4层的三维垂直结构的阵列里.该器件有很多优秀的性能,比如:极低的漏电(<0.1pA),很高的非线性,高耐久性并且有很好的抗读写干扰的性质.