【摘 要】
：
本文提出一种基于FDR编码高效测试数据压缩的扫描树结构.首先,我们分析了扫描树技术和FDR编码技术结合的高效性.然后,我们提出了一种扫描树构造方法来降低确定位的数目,
【机 构】
：
College of Information Science&Engineering, Hunan University, China
论文部分内容阅读
本文提出一种基于FDR编码高效测试数据压缩的扫描树结构.首先,我们分析了扫描树技术和FDR编码技术结合的高效性.然后,我们提出了一种扫描树构造方法来降低确定位的数目,以进一步提高FDR编码的效率.实验结果表明,对于大的ISCA89电路,我们提出扫描树与FDR,ALT-FDR结合的方法比仅使用FDR,ALT-FDR平均分别多降低了16.65％,14.73％.我们提出的方法也优于当前的基于编码的方法.
其他文献
随着集成电路设计和半导体工艺的发展，以及人们对计算需求的不断提高，处理器的结构也逐渐由单核、多核向众核演化。与此同时，单个多核处理器芯片的功耗也迅速上升。但限于片
随着集成电路设计复杂度不断增加，硅前验证已经难以保证没有错误进入硅后芯片之中。而在硅后阶段调试多核处理器芯片，非确定性错误是面临的重大挑战之一。本文针对多核处理
相变存储器(Phase Change Memory,PCM)由于其高密度、低漏电功耗、抗辐射、非易失性、可扩展性等优势受到学术界和工业界的广泛关注,但是它面临着寿命有限、电阻漂移等可
为了充分利用三峡地区地势复杂、气候区域差异与垂直变化明显、平均气温较高、雨量充沛的区域特点,以及马铃薯适宜生长、长年栽培、总产量大的种植优势,对新品种“华渝5号”
作为延续摩尔定律的候选技术，三维(3D)集成技术具有多工艺集成、高性能、低功耗、高带宽、低芯片尺寸等技术优势。基于过硅通孔(TSV)散热的3D集成技术难以克服散热性能差
在SoC芯片设计中，由于芯片测试引脚数目的限制以及基于芯片性能的考虑，通常有一些端口不能进行测试复用的IP核将不可避免地被集成在SoC芯片当中。对于非测试复用IP核，由于其
消除隐藏面(hidden surface,简称消隐)丢弃了看不见部分,保留了可见部分,这样,不仅可以加快图形的处理速度,同时不会减少图形逼真性与图形真实感性。本文介绍了GPU流水线
三维堆叠集成电路测试中的一个关键的挑战是在功耗约束下,在绑定前测试和绑定后测试中,协同优化测试应用时间和测试硬件开销.将传统的二维芯片的绑定前和绑定后测试调度
测试压缩下的功耗问题已经成为近期研究的热点。本文提出了一种新的低功耗广播式测试压缩结构,通过有限状态机控制一半的内部扫描链在扫描过程中接收持续的常数0,另一半
我不相信一个个人理财做得一塌糊涂的人,他的金融研究会做得很好未来10年要有一两亿人进入城市居住,这些进城的人要住房子,就决定了房地产在近20年是一个高速发展的行业年轻