SoC的可测试性设计技术

来源 :第二届中国测试学术会议 | 被引量 : 0次 | 上传用户：iczfjh

【摘要】

：

基于可复用的嵌入式IP(Intellectual Property)模块的系统级芯片(SoC)设计方法使测试面临新的挑战,需要研究开发新的测试方法和策略.结合系统级芯片的可测试性设计技术所面临的技术难点,详细介绍了当前系统级芯片的可测试性设计技术,分析了各种系统级芯片的可测试性设计技术的特点及优缺点,着重讨论了国际工业界内针对系统级芯片测试的方案:IEEE1500和虚拟插座接口联盟(VSIA)测

【作者】

：

王永生叶以正毛志刚

【机构】

：

哈尔滨工业大学微电子中心(黑龙江省哈尔滨市)

【出处】

：

第二届中国测试学术会议

【发表日期】

：

2002年12期

【关键词】

：

系统级芯片可测试性设计测试访问结构虚拟插座接口联盟

下载到本地 , 更方便阅读

下载此文赞助VIP

声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架

论文部分内容阅读

其他文献

统计学习理论与支持向量机的研究

本文旨在介绍统计学习理论和支持向量机的基本思想及其研究进展,目的在于激发更多学者能够看到它们的优势从而投入该方面的研究.

会议

统计学习理论支持向量机机器学习有限样本

一种新的算子Rough逻辑及其λ-归结)

本文特别介绍了一种λ-归结方法,得到λ-归结原理的完备性,从讨论中可以突出λ-归结方法依赖于算子的合成运算[η,η]的选择.

会议

算子Rough逻辑λ-归结粗糙集理论

入侵响应中的粗糙集分析模型)

本文提出并分析了基于成本的入侵响应粗糙集模型,是破坏力分析技术的理论依据,并建立了该模型下相应的成本模型的信息模型,同时进行了验证.

会议

入侵响应粗糙集模型信息表达信息模型破坏力分析

决策规则挖掘的一种启发式算法)

本文从属性与决策表之间的信息论的角度来探索减少属性组合的方法.为挖掘决策规则提出了一个新的启发式算法,使原算法更加高效.

会议

数据挖掘决策规则挖掘决策表属性约简算法理论

一款通用CPU中的Memory BIST设计

存储器内建自测试(Memory Built-In Self-Test,简称MBIST)是一种有效的测试嵌入式存储器的方法.它通过把存储器测试逻辑做到芯片内部而使得原本复杂、耗时的测试过程变得简单易行,同时大大降低了测试成本.MBIST还可以与其它可测试性设计(Design-For-Testability,简称DFT)技术如扫描设计(Scan Design)、边界扫描设计(Boundary Scan

会议

存储器内建自测试故障模型march算法可测性设计

控制型软件数学仿真测试平台分析与设计

根据对控制型软件的特点分析,给出数学仿真测试的分析与设计思想.介绍测试用例生成与可靠性分析及评估的关系,并给出某控制程序的数学仿真测试环境.

会议

静态测试测试用例数学仿真软件测试测试数据生成

部分扫描设计技术与基于部分扫描设计的ATPG系统研究

本文研究基于时序DRFM测度值引导的部分扫描设计比基于静态测度值引导的部分扫描方案可获得更高的性能价格比,可帮助用户基于ATPG系统选择性价比较优的扫描设计方案.

会议

时序电路扫描设计ATPG故障诊断

VXI总线C尺寸64通道隔离AD模块设计

本文介绍了VXI总线C尺寸64通道隔离AD模块硬件的基本设计方法.并且着重分析了主控CPU的选择,模拟开关的选择和设置,大容量缓存设计等关键问题.

会议

VXI总线隔离AD大容量缓存自动测试系统

基于边界扫描的测试系统软件设计与实现

文章介绍了基于IEEE 1149.1Std的边界扫描测试系统的工作原理、重点探讨了系统的软件设计与实现,该边界扫描测试系统支持JTAG协议的指令集,能够对带边界扫描结构的高密PCB、MCM等进行传统测试方法不能完成的测试任务.

会议

边界扫描软件系统故障诊断测试矢量生成

基于扫描测试的SOC测试方法

扫描测试方法已经广泛应用于集成电路设计、制造领域.为了解决IP(Intelligent Property)内核测试和SOC(System-on-a-Chip)测试中遇到的测试时间和测试功耗的问题,提出了一整套基于扫描测试的SOC测试方法.实验结果表明该结构能够在测试时间和测试功耗约束下提供优化后的测试结构.

会议

测试接口位通过率扫描阵列测试线整数线性规划系统级芯片测试

SoC的可测试性设计技术

与本文相关的学术论文