扫描设计相关论文
本文研究基于时序DRFM测度值引导的部分扫描设计比基于静态测度值引导的部分扫描方案可获得更高的性能价格比,可帮助用户基于ATPG......
提出了部分扫描可测性设计的最优实现方法，包括扫描触发器的选取、组合功能块的划分、扫描链的排序以及测试码生成等几部分内容
Th......
本文提出了多链扫描可测性设计中扫描链的构造方法．根据电路的规模、输人／输出管脚数及测试时间的要求确定扫描链个数，引人临界时间的......
指数、对数和线性扫描已经使用了多年,并在许多方面获得成功。这些扫描受到它们的基本函数的约束,该函数在可控震源产生振动时提......
该论文是以时序电路的可测性设计方法为主要研究内容,以被测电路中的单固型故障的检测为研究基础,实现的目标是测试应用时间的减少......
扫描设计是一种广泛应用于数字集成电路中的可测试性设计。扫描触发器及其相关电路所占面积可达到芯片总面积的30％以上[GV01][YCDR0......
随着半导体的工艺尺寸不断缩小、电路设计的规模越来越大,计算机系统的核心部件——处理器,尤其是高性能通用处理器,正面临着高可......
从外观设计来看,爱普生WOrkFOrce DS-510馈纸式扫描仪摒弃了传统的圆滑外形,同时抛光盖子更是为其传统设计添加了些许活力。对于像......
F2188是惠普新近推出的一款DeSkiet系列多功能彩色喷墨一体机,具备打印、复印和扫描三大功能。其实从整体外观设计和功能上来看,F2......
所谓色彩位数(色彩深度)是表示扫描仪所能辨析的色彩范围。通常扫描仪的色彩位数越多,就越能真实反映原始图像的色彩,扫描仪所反......
本文介绍了可测性设计的基本概念。通过几种典型的设计技术,介绍了可测性设计的发展概况。
This article describes the basic co......
本文提出一种在VLSI LSSD可测试性设计中采用特殊的三值时钟信号取代二值时钟信号的新方案。一方面电路保持了LSSD方法提高电路可......
本文对部分扫描法可测性设计进行了系统的分析,介绍了部分扫描法的最新进展,讨论了目前部分扫描法在集成电路设计应用中存在的问题......
提出了一种新的并行扫描结构。扫描触发器的选择采用ＢＡＬＬＡＳＴ算法。该结构采用译码的方式依次选通每个扫描小组，使得扫描小组中的存储元件并......
对部分扫描法可测性设计进行了系统的分析，介绍了部分扫描法的最新进展，讨论了目前部分扫描法在集成电路设计中应用存在的问题，在此基......
提出了部分扫描可测性设计中扫描链的选取方法．选取最小的触发器集至扫描链能打断电路中所有的反馈，同时使得电路成为流水线结构．采用......
提出了时序电路的部分扫描法可测性设计中扫描链的构造方法，包括扫描链的选取、扫描链的排序、多链扫描设计三部分内容。采用组合等......
通过对边界扫描技术的研究，介绍了一种可选址扫描端口(ASP)器件,井提出了一种利用ASP器件实现数字电路系统级边界扫描设计的可行性......
本文通过对DFT(Design-For-Test)可测性技术的研究,详细介绍了可测试技术的基本概念,以及内部扫描设计、内建自测试(BIST)设计和边......
本文通过对DFT(Design-For-Test)可测试技术的研究,详细介绍了相关可测试技术的基本概念;并给出了在DSP设计中,进行DFT设计的流程,......
该文提出了一种利用重定时技术进行部分扫描设计的新方法ＲＥＳＳ。ＲＥＳＳ方法与传统的结构分析法相比，在保证电路测试质量的前提下，有利于降低部分......
集成电路规模的不断增大使得生产测试变得越来越复杂，传统测试方法已经越来越不能满足现代测试的需要。因此可测性设计(DFT)作为集......
随着人们对信息安全的重视,以及移动支付、智能家居、可穿戴设备等应用场景的兴起,用于身份验证和信息加密的加密芯片在电子设备中......
研究了通过扫描链配置缩短数字集成电路测试时间问题.利用图论中的极大独立集来描述被测电路主输入的结构无关性.通过结构无关主输......
随着集成电路工艺复杂性和规模复杂度的提高 ,芯片测试变得越来越困难 ,而可测性设计可以用来简化测试 ,降低测试成本。但是可测性......
[摘要]自从20世纪中叶以来，电子产业，尤其是半导体产业得到了飞快的发展。基于摩尔定律的描述，集成电路的集成度在不断上升，同时特征尺......
提出了时序电路的部分扫描法可测性设计中扫描链的构造方法，包括扫描链的选取、扫描链的排序、多链扫描设计三部分内容。采用组合等......
根据ＭＣＵ结构非常复杂且具有指令系统的特点，没有采用一般数字电路设计的从结构出发的ＤＦＴ技术，而是设定了ＭＣＵ的３种工作模式，提出了一种在ＭＣＵ中加入规......
电子系统的设计必须考虑可测试性。论述减少测试数量和简化测试程序的方法，讨论测试设计中的扫描设计和边界扫描等问题。......
最近几年，野外地震勘探采用可控震源进行野外采集，尤其在柴达木盆地，去年我们采用了可控震源这—嵌术，希望通过介绍国外对可控震源技术......
文中首先分析了时序元件的不可测因素，提出了扫描设计前增加测试逻辑的设计方法。实践证明，该方法简便易行，故障覆盖率高达９９％。......
文章讨论了PAGER控制器芯片(ZQD021)的系统设计,该控制器内部集成了FLASH,SRAM、POCSAG协议解码器和嵌入式MCU CORE.重点分析了芯......
测试压缩可以在没有故障覆盖率损失的情况下，极大地降低测试时间和测试数据量，弥补了测试设备和芯片制造能力提升之间的差距，受到学术......
本文首先分析了时序元件的不可测因素，介绍了扫描设计前增加测试逻辑的设计方法。实践证明，该方法简便易行，故障覆盖率高达99％。......
针对SoC的基于IP设计、多时钟域、多用异步逻辑、时钟门控、系统集成等特点,给出了一种层次化的扫描测试结构,并将该方法成功应用......
提出一种采用组合电路实现解压缩电路的压缩方法，只需少量的输入管脚，可以驱动大量的内部扫描链．该方法利用确定性测试向量中存在的大......
在大多数的电子系统中,由于供电意外关闭造成数据丢失的情况时有发生。尤其随着信息技术的快速发展,电子系统承载的数据规模不断增......
提出了扫描法可测性设计中扫描链的优化方法。采用交迭测试体制和区间法能快速求出最优解。对于确定的测试向量集，用该方法构造的扫......
1 可测试设计和必要性和可能性“数字电路”是《脉冲与数字电路》课程的主要组成部分.这门课程在经历了约15年的教学之后已经比较......
可测试性设计（Design-For-Testability，简称DFT）是芯片设计的重要环节，它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻......
可测试性设计(Design-For-Testability,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬......
市场背景 在生活节奏日益加快、竞争日趋激烈的现代社会,自然、简单、快捷的产品逐渐成为人们的新宠,集打印、扫描、复印和传真于......
该文提出了一种割断关键回路的方法来选择扫描触发器。该方法在选择一定数量的扫描触发器后,采用逻辑模拟更新电路的状态信息,这样......
