密码技术是信息安全的核心。随着电子技术、网络攻击技术的快速发展，使得对高强度、易实现算法的需求迫切摆在工程技术人员面前。密码算法的研究丌发机构，十分需要这样的平台对其研究的算法进行实际测试，即对其正确性、速率、安全性以及可行性等进行测试。 本课题来自北京电子科技学院科研中心。本人负责硬件设计研究。本课题结合当前算法研究的实际情况，提出一种密码算法测试平台的硬件总体设计方案，并设计实现基于单片机、DSP和FPGA硬件测试平台。 本文主要内容包括以下几部分：首先，详细分析了主流处理器和专用集成电路的技术发展；其次，通过对密码算法测试平台的功能分析，确定系统平台的硬件结构方案；再次，阐述主板和算法模块的原理图设计方案实现过程；最后，利用软件编译环境编写各个模块与处理器的接口函数，从而完成系统功能的集成调度，并进行软件调试，最终完成课题。