论文部分内容阅读
无线通信近年来一直是射频集成电路研究与设计的热点领域。本论文以设计射频无线收发机中关键模块频率综合器为目的,研究并设计符合GSM、WCDMA和IR-UWB等协议要求的锁相环型频率综合器。论文首先回顾了锁相环电路的基本概念和结构,对锁相环进行系统的建模与分析。并根据GSM、WCDMA和IR-UWB等协议对接收机的要求推导出频率综合器的性能指标。锁相环各个模块的设计与优化在文中得到讨论。重点研究了电荷泵、多模分频器以及∑△调制器等模块的设计。从理论上分析了电荷泵对锁相环的杂散以及带内相位噪声的影响,并提出了在整数分频锁相环中动态失配在电荷泵电流失配中占主要贡献的观点。总结了多模分频器的设计结构。采用了相位切换型结构实现了一个7.5/8双模分频器,对其中的四分频电路进行改进以避免因相位不确定性造成的分频错误。介绍了∑△噪声整形原理,分析比较了级连型和单环型∑△调制器的结构异同,最终采用一款单环高阶∑△调制器实现分数分频。总结了常见的几种自动频率校准(AFC)技术,理论分析了影响开环数字频率比较AFC速度以及精度的因素。提出一款高速高精度AFC电路,去除了AFC工作环路中的分频器,使得电路的精度与速度都得到提高。仿真结果证明了该方法的有效性。本文设计了一款针对IR-UWB欠采样接收机的4224MHz整数分频锁相环,并由SMIC 0.13μm工艺验证。测试结果表明,该频综电路输出频率为4224MHz,在10 kHz、100 kHz和1 MHz处的相位噪声分别为-94 dBc/Hz、-96dBc/Hz、-114dBc/Hz,从100Hz到100MHz的积分相位噪声为0.57 ps。参考频率杂散为-63 dBc。另一款GSM/WCDMA双模频率综合器正在流片,仿真结果显示其满足GSM和WCDMA两种通信协议的要求。