无线通信系统是近年来的热点研究问题,多径传输以及信道的多径效应给无线通信系统的可靠性带来了十分严重的影响。系统中使用单载波频域均衡（Single Carrier-Frequency Domain Equalization,SC-FDE）技术不但可以很好的应对传播过程中的多径衰落,还可以克服正交频分复用（Orthogonal Frequency Division Multiplexing,OFDM）技术中如抗放大器非线性能力差等固有缺点。民用或是军事通信中不但存在自然的干扰,可能还存在人为的干扰,所以在通信系统中研究抗干扰技术,保证信息的正确传输是十分必要也是十分重要的。本论文主要在SC-FDE通信系统中研究频域干扰抑制算法和时域干扰抑制算法,并对频域干扰抑制和时域干扰抑制进行FPGA硬件实现。首先,论文介绍了SC-FDE的系统结构和衰落信道,简单阐述了在MATLAB中对衰落信道进行建模和仿真的方法,建立了频域单音干扰、频域窄带干扰以及时域脉冲干扰这三种干扰的数学模型。然后,论文研究了频域干扰抑制算法和时域干扰抑制算法。针对单音干扰和窄带干扰这两种频域干扰,论文研究了二分之一重叠加窗法,设计了基于连续均值剔除（Consecutive Mean Excision,CME）法的干扰检测算法,阐述了最大似然频域干扰抑制法。对传统的干扰钳位法进行改进,将算法的干扰抑制效果改善了4d B。仿真分析了不同窗函数、不同干信比以及不同阈值参数在不同信道下对系统性能的影响。仿真对比了不同算法的干扰抑制效果,结果表明二分之一重叠加窗法抑制效果最好。针对时域脉冲干扰,论文研究了熄灭法、限幅法以及最小均方误差时域干扰抑制法,提出了大小尺度时域干扰抑制法,该算法能够提高时域干扰抑制算法在硬件中的适应性。仿真验证了矩阵交织具有提高时域干扰抑制的能力,对比不同时域干扰抑制算法的性能后发现最小均方误差时域干扰抑制法和大小尺度时域干扰抑制法都有着很好的干扰抑制效果。最后,论文对二分之一重叠加窗法、最小均方误差时域干扰抑制法及大小尺度时域干扰抑制法进行FPGA实现,详细介绍相关模块,分析硬件性能,使用Verilog语言在Vivado和Modelsim的联合平台进行仿真验证,对二分之一重叠加窗法和最小均方误差时域干扰抑制法基于XC7K690T芯片进行了FPGA板级测试,验证了其功能的正确性。