演化硬件(Evolvable hardware简称EHW)技术是在电子工程学和生物学快速发展的基础上产生的一种电路设计新方法。它的出现也为自修复和自容错提供了新的思路。使用EHW技术，不但可以找到传统电路设计方法难以探索到的硬件结构，从而使设计出的电路具有紧凑、低功耗、容错和自修复等特性；而且，EHW不需要领域知识，可以减轻设计人员的负担，降低设计成本。因此，EHW在很多领域得到了广泛的应用，尤其是航空航天以及军事装备领域。　　 本文旨在研究基于EHW的快速电路演化设计算法。概括的说，本论文的主要研究工作有：　　 研究了EHW的理论基础及实现原理，并对实现EHW的关键技术-演化算法和可编程逻辑器件的结构进行了深入分析；研究了Memetic算法的实现原理、工作流程及实现的手段；　　 针对传统演化算法在设计数字逻辑电路时存在的演化速度缓慢和容易陷入局部最优解等问题，设计了一种基于CGP编码的适合数字电路演化的Memetic算法，实验中用到了连续的染色体评估函数，被分为两部分，第一部分f1用来评估电路的功能性；第二部分f2用来评估电路的复杂程度。实验中用该算法演化了一位全加器和一位全减器两个电路，实验证明该算法结合遗传算法和局部搜索策略提高了算法的搜索能力和收敛速度。文章还通过实验数据探讨了电路演化的可扩展问题。　　 演化实现大规模数字电路，是EHW投入工程应用的一个重要研究领域。由于能表述的电路规模受到了限制，可扩展问题成为了用EHW解决现实问题的主要难点之一。本文提出了一种新的用于演化较大规模电路的分解方法-基于电路映射(Circuit Mapping，简称CM)方法，并结合此方法和Memetic算法给出了解决可扩展问题的CMMA算法，该算法有规律地将待演化电路逐步分解直到设计成功，整个过程无需人工干预，提高了电路设计的自动化程度。本文用此方法演化了一些较大规模的乘法器和奇偶校验器，每个电路做了30次演化实验。实验表明，该分解策略能够有效提高演化逻辑电路的设计效率和成功率。