带隙基准是模拟集成电路中最基本也最具有代表性的电路模块。高精度的带隙基准是整个芯片系统设计成功的基础。在SOC时代，适应高能效、绿色照明的发展趋势，结合具有市场前景的BCD工艺进行带隙基准IP核的研究与设计将带来可观的经济效益。对带隙基准相关原理和技术进行了研究，考虑到带隙基准IP设计中高阶温度补偿和修调技术的不易实现性，重点针对带隙基准IP开发中高精度要求，对带隙基准电压参考电路中的误差进行了分析，对减小误差的方法进行了深入研究，并将减小带隙基准电路误差的方法用于相关IP核的设计；采用华润上华公司的40VBCD工艺和700VBCD工艺共完成了3款带隙基准IP的设计，并进行了流片。流片测试结果表明，3款带隙基准IP在3V~6V工作电压下都能正常工作，温度特性和初始输出精度均满足实际应用要求，误差控制设计方法有效。