随着人们消费水平的提高,高音质Audio Codec逐渐成为人们追求的目标。信噪比(SNR)、总谐波失真加噪(THD+N)、带内平坦度是衡量Audio Codec保真度的关键参数。为追求高信噪比,多数Audio Codec芯片中的ADC采用了Sigma-Delta结构的模拟调制器进行量化噪声的整型,数字滤波电路进行后续的低通滤波。由于该应用中数字滤波常使用较多的乘法器,硬件资源消耗严重,且级联的数字滤波器会导致带内信号衰减严重,带内平坦度不佳。因此,在高音质Audio Codec应用中,需要设计一种低成本同时兼具良好带内平坦度及高信噪比的数字滤波电路。本文通过对Sigma-Delta调制器噪声整型及Audio Codec中数字滤波器的原理进行分析,设计了适用于高音质Audio Codec的数字滤波电路。首先,针对传统架构中存在带内衰减及信噪比不够理想的问题,基于MATLAB建模仿真提出了具有升幅FIR补偿的架构,该架构中的补偿滤波器能有效补偿CIC滤波器造成的带内频点衰减,并且其具有的低通特性可以获得更好的阻带衰减。其次,基于半带FIR滤波器偶数标号抽头系数为零的特点,采用了乘法运算较少的高阶半带FIR滤波器进一步滤除高频噪声,得到高信噪比的解码音频信号。同时,在硬件实现过程中引入了多时钟域、流水线等机制使时序得到更好的优化,针对滤波器结构中的乘法运算硬件消耗严重的问题,采用了低速并行到高速串行的乘法器复用方案,优化了硬件的开销。本文基于Verilog HDL进行硬件实现并使用Modelsim完成功能仿真,采用华虹宏力0.13μm CMOS工艺进行DC综合和ICC布局布线得到的设计版图面积约为860×860μm~2。整个系统在具有±0.03dB带内平坦度的条件下信噪比高达106.3dB,总谐波失真加噪为100.8dB,满足高音质Audio Codec中数字滤波器的设计要求。