经过约30年的发展，现场可编程门阵列（FPGA）已经成为了一个成熟而强大的器件，以不同的角色承担着越来越多的任务。从开始纯粹的可编程逻辑器件，到各种端口的扩展和芯片验证。今天，FPGA又被用来实现加速部件或协处理器来增强通用处理器（CPU）在执行特定任务上的效能。以加速部件配合CPU执行任务的计算系统，通常称之为“异构计算系统”，一个异构计算系统中可能会存在多个服务于不同任务方向的加速部件。新世纪以来，以FPGA实现加速部件逐渐成为了一个人们感兴趣的研究方向。而从总线接入的FPGA加速部件在引脚分配上相对固定，非常有利于对其进行复用。以复用部署取代同时部署多个不同的加速部件来实现对不同任务的加速，能在成本、功耗、体积以及散热上得到优化。传统的跳线、拨码开关方式对FPGA进行重构，不仅可选择的数量有限，而且不符合图形化操作的发展潮流。而由软件程序控制的重构，则需要根据所处的软硬件环境不断维护、更新。因此，本文实现了一个基于硬件逻辑的图形界面以取代跳线、开关方式对FPGA进行重构。采用这种方式，可以直接适用于各种不同的系统环境。特别适合在各种计算系统内，被用来对系统中的FPGA资源进行复用。