FPGA(Field Programmable Gate Array),即现场可编程门阵列,作为专用集成电路领域中的一种半定制电路出现,具有设计成本低、上市时间快、设计灵活便于修改、生命周期长等优点,是数字电路设计领域中的一种最普遍的应用。布局布线是FPGA设计开发流程中的两个重要任务：布局,是将工艺映射模块划分后得到的子电路分配到可编程IP核的具体逻辑单元中；布线,是给这些放置好的逻辑单元进行相互之间的连线。虽然市场上很多CAD工具可以完成FPGA的布局,全局布线和全局兼详细布线,但是不同工具实现起来存在差异。这些布局布线工具大多都是在VPack算法、模拟退火算法、A*算法、Dijkstra算法、迷宫布线算法以及路径搜索算法的基础上实现并改进的。为了加速FPGA的开发应用,提升FPGA芯片的功能,研究并提高FPGA布局布线工具的质量具有很重要的意义。本文以FPGA作为研究对象,论述了FPGA的研究意义及国内外现状；深入分析了FPGA的基本结构；对FPGA的打包技术,布局技术以及FPGA的布线技术进行了深入的研究工作。本文对VPR工具中的关键算法进行了三方面的改进：一是在VPack原有算法基础上进行了改进,VPack中的BLE吸引函数的关键度部分加入两项淘汰因子后,布局布线的总速度高了0.04746%左右,总延时降低了0.02%。二是对VPR中布通率驱动布线器进行了研究并改进：(1)使用Elmore模型替代线性模型来优化延时；(2)将原有布线中的固定基本成本函数改为动态基本成本函数。发现改进后的时序驱动布线器延时减少了近3.67%,而CPU使用时间减少了25%。三是对路径搜索算法进行了研究和改进：修改估价函数,忽略对不必要的路径的搜寻,对于较大的电路来说有了很大的改进,其搜索速度大概提高了0.048%左右,其延时减少了0.008%。通过本论文的研究工作,为今后设计更优化的FPGA布局布线工具打下了一定的基础。