随着便携式或高度并行信号处理设备的广泛应用，低功耗模数转换器(ADC)的设计越来越多地引起人们的重视。本研究主要集中在降低高速中等分辨率模数转换器的功耗上面，它们在诸如液晶显示驱动、数字示波器、硬盘驱动电路等高数码率、低功耗领域有着广泛的应用。 本论文对600MHz采样频率，8位ADC进行了研究与设计，采用了折叠内插结构来降低并行结构ADC的复杂度和功耗。在前置放大电路输出端应用电阻失调平均技术来改善INL/DNL。在前置放大器阵列的顶端和底端加入冗余单元以使失调平均网络在整个输入范围内能很好的工作。电路的最前端加入了采样保持单元来提高电路的带宽。为了获得高速采样频率，采样保持单元仅包括一个开关、一个保持电容和一个用来驱动预放大阵列的源跟随器。其中NMOS开关的时钟由自举电路提供，以此来使电荷注入和导通电阻R<,on>独立于输入信号。本文还提出并采用了新型层叠折叠器来进一步降低折叠ADC的功耗。采用了数字同步技术来消除由粗细量化器不匹配而引起的误码。 本文ADC采用中芯国际的0.18μm6层金属CMOS工艺，有效面积为0.56mm<2>。整个电路工作在600MHz采样频率下，由1.8V单一电源供电，消耗的功率为110mW。仿真结果表明，在输入信号为300MHz情况下，SNDR为45.1dB。最后本文给出了电路的初步测试结果。