论文部分内容阅读
随着人们对信息量需求的不断增长，并行接口技术已经不能满足高速数据传输的要求。SerDes技术，一种过去主要用于光纤通信的串行技术，现在正取代并行传输技术成为高速传输技术的主流。这种技术具有增加信道利用率、减小信号数量、降低开关噪声、减少布线冲突和降低功耗等优点。
本论文先介绍了SerDes架构和常用的性能指标，然后重点介绍了8B/10BSerDes的结构和其中各模块的原理。接下来采用TSMC0.18μmCMOS工艺，设计实现了10∶1复接器模块和预加重模块，并完成了6.25Gb/sSerDes发射芯片的系统集成。论文给出了6.25Gb/sSerDes发射芯片的电路设计、版图设计、后仿真结果和测试结果，后仿真和测试结果都显示，电路逻辑功能正确，达到设计要求。
本论文第二部分先分析介绍了锁相环和电荷泵锁相环的基本原理以及特性指标，然后采用TSMC0.18μmCMOS工艺，设计实现了应用于12.5Gb/sSerDes发射系统的6.25GHzPLL倍频器电路。设计中的高速五分频器放在20分频器的第一级，用于引出1.25GHz占空比1∶4的时钟信号，这个时钟是SerDes系统中10∶1复接器所需要的，这样就省掉了复接器中的高速五分频器，降低了系统的整体功耗。论文给出了6.25GHzPLL倍频器芯片的电路设计、版图设计、后仿真结果以及测试结果。测试结果显示，锁定范围为4.78GHz～6.6GHz，抖动小于0.1UI，达到设计要求。