随着半导体制造工艺的提高，信号的上升/下降时间越来越短，数字电路系统中的信号完整性问题越来越突出。由于反射、串扰等带来的信号噪声和传输延时严重地影响着系统的性能，反复的修改将延长产品开发周期，增加设计成本。传统的信号完整性分析方法是在版图级寻找解决方案，但随着电路集成度的提高、封装密度的增加和数据传输速率的提高，对信号的质量也提出了更高的要求，版图级信号完整性分析已经难于满足要求。另外，除了版图设计，器件选择、原理设计和电源分配等因素也严重影响信号质量，因此需要从产品的整个开发流程出发来解决信号完整性问题。 北大众志网络计算机是以自主研发的Unity863系统芯片为核心的计算机系统，系统CPU最高工作频率可达400MHz，频率超过50MHz的PCB布线网络占50﹪以上，需要考虑信号完整性问题。在以往的设计中，一款产品通常要经历很多次改版才能达到既定的要求。本文希望通过建立信号完整性驱动的设计流程来改善这一状况。 通过研究系统级信号完整性问题产生的根源，对系统的影响，本文提出了产品开发过程中的信号完整性分析流程。与传统流程相比，其主要特点在于将信号质量的要求也作为系统需求的一部分，从一开始就确定目标，并保证后续设计带来的影响可以控制在设计范围之内。在设计的信号完整性分析流程中，将重点安排在布线之前的各个设计环节，在每个环节针对设计目标探测可用及最优的设计规则，布线后的分析则侧重于验证。 针对北大众志网络计算机的设计，本文对其中核心的SDRAM部分进行了布线前设计空间探索。采用统计和最坏情况分析相结合的方法，分析了线长、端接方法、端接元件参数值、位置、并行走线的线长和间距对信号的影响，确定了相应的设计规则。这些设计规则对版图设计具有指导意义，部分规则适用于其他高速数字电路系统设计。