论文部分内容阅读
本文研究了MOS器件的等离子体充电损伤，测试和比较了四种等离子体工艺后不同天线比的器件电学参数和击穿特性，主要的工作和研究成果包括：
1)调研了大量等离子体充电损伤的研究文献，介绍了损伤的机理和栅介质的击穿模型，为研究等离子充电损伤提供了基本资料和实验方法；
2)总结了等离子体腔体内反应物的物理特性检测方法和由等离子体充电损伤带来的器件电学参数、击穿特性退化的测试方法与标准，为等离子体损伤测试提供了参考；
3)设计并制备了栅长0.8μm的nMOSFET器件与MOS电容，其天线比分别为100～10000，50～5000；
4)分别比较了RIE刻蚀Al，干法剥离光刻胶，连续波和脉冲波PECVD-TEOS四种等离子体工艺后nMOS器件电学参数的变化，以及MOS电容QBD退化，分析了各自损伤产生的机理。针对损伤最严重的干法剥离光刻胶，用负电流应力的方法来分析器件在腔体内所受应力的情况。从实验结果来看，要避免等离子体充电损伤带来的严重性能退化问题，需要控制天线比在1000:1以下；
5)通过比较脉冲波和连续波PECVD两种等离子体工艺后器件电学参数的变化发现，脉冲波PECVD工艺造成的充电损伤要大于连续波PECVD，且腔体内的功率要对损伤影响更明显；
6)分析了在RIE刻蚀Al之前淀积保护介质层的保护作用，发现保护介质层不能起到预想的保护作用，反而会因为更长时间的等离子体工艺过程加重器件的损伤，并用腔体内高能电子的隧穿机理解释了这种现象。