LDPC码由于其出色的纠错能力已广泛应用于各类通信系统当中。一般来说LDPC码因为其固定的校验矩阵,编码的码率和码长受校验矩阵本身的限制,所以在码率可变的需求下传统的LDPC编码器和译码器存在码率不够灵活的缺点。LDPC打孔方案和校验矩阵置换方案均可以改变LDPC码的编码码率。围绕IEEE 802.11ac标准定义的LDPC码,探究了一种结合校验矩阵置换法和分组排序打孔算法的可变码率LDPC编译码方案。在保证较高的吞吐率和译码性能前提下,基于可变码率LDPC编译码方案的编译码器具有低实现复杂度的特点,其相对于独立多码率编译码器节省了约一半的逻辑计算资源。本文主要研究内容如下:第一,解释信道编码技术的定义,并着重阐述了LDPC码的基本概念,包括LDPC码度分布的定义,LDPC码的生成矩阵和校验矩阵,以及Tanner图表示形式。而后分析了LDPC可变码率技术的研究现状,包括打孔、缩短和拓展三种改变LDPC码率方法的定义,并着重介绍了打孔技术的研究现状。第二,介绍可变码率LDPC编译码算法。首先阐述了循环移位LDPC码适用的校验矩阵编码算法及最小和译码算法,然后详细分析了外信息度低近似环算法和分组排序算法两种打孔方案,最后考虑实现的复杂度确定基于置换校验矩阵法、归一化最小和译码算法以及分组排序打孔算法作为可变码率LDPC编译码的基本算法。第三,详细描述可变码率LDPC编译码器的FPGA实现。首先分别构建了基于校验矩阵编码算法、分组排序打孔算法以及归一化最小和译码算法的编码器与译码器的实现流程图,并分别给出了详细的模块划分图。最后阐述了可变码率LDPC编译码器里各子模块FPGA实现思路及整体的验证结果。实验结果表明,本文设计实现的可变码率LDPC编译码器可支持连续区间内任意码率的LDPC编译码,并且在微小译码性能的误差下相对于独立多码率编译码器节约了大概一半的逻辑计算资源,对基于IEEE 802.11ac的基带系统在实际应用中提供一定的参考意义。