物联网带动了低功耗、功能多样化的SoC（System on Chip）芯片设计趋势。同时,物联网应用场景中涉及的数据处理较多,对存储器的需求无处不在,且对存储容量、功耗、访问速度等要求越来越高。作为下一代非易失性存储的理想器件,自旋转移矩磁随机存储器（Spin-Torque Transfer Magnetic Random Access Memory,STT-MRAM）具有高读写速度、高密度、非易失等较多优异性能,其结合了随机存储器低延时和非易失存储器高集成度等突出优点,近年来逐渐成为国际学术界和企业界的研究焦点之一。本文从SoC系统架构、存储管理单元、软硬件协同设计等几方面展开主要研究工作。首先,本文对现有SoC系统架构和存储结构进行分析,确立了基于嵌入式STT-MRAM（eSTT-MRAM）存储器的SoC芯片设计方案,并采用eSTT-MRAM存储器构建了新型存储系统。同时,完成了基于ARM AMBA2.0总线协议的系统架构设计,使用软硬件协同设计对关键模块进行设计规划,相应地完成了系统底层启动代码的编写。其次,设计了低功耗时钟复位管理模块,通过门控时钟、时钟分频和时钟切换技术来管理系统时钟状态,以实现芯片在性能与功耗层面的动态调节。然后探索了以4Mb STT-MRAM为核心的新型SoC存储结构。设计了基于eSTT-MRAM的存储管理模块,利用动态分区等方式实现程序和数据的高效管理,充分发挥了eSTT-MRAM的读写速度、非易失性等特性。为提高eSTT-MRAM存储器和外设之间数据传递速率,设计了AHB总线接口的DMA（Direct Memory Access,直接存储器访问）控制器,采用通路复用和状态机简化等方法有效地降低了资源消耗。最后,搭建了基于Xilinx Artix-7的FPGA原型验证平台,验证结果表明系统和关键模块的功能均符合设计。在SMIC 40nm CMOS工艺下对芯片进行ASIC实现,面积为9.48mm~2,除存储器外芯片等效门电路数约为600K,平均功耗为20.01m W@50MHz。芯片测试结果表明该芯片满足设计之初的功能和性能需求。