随着集成电路工艺的快速发展,芯片规模在不断扩大,导致芯片功耗的持续增大,低功耗设计已成为集成电路的重要研究方向。特别是随着集成电路特征尺寸进入到深亚微米阶段,CMOS电路漏功耗日益显现出来。CMOS电路的漏电流随着特征尺寸的减小呈指数形式激增,由漏电流引起的漏功耗成为芯片功耗的重要组成部分。因此,减小芯片漏功耗是低功耗设计的一个急需解决的问题。组合逻辑电路是数字系统的基本单元,也是微处理器(MCU)和数字信号处理器(DSP)的重要运算部件,通常位于关键路径,它是决定处理器性能的重要因素之一。因此,低功耗组合逻辑电路的设计对数字系统的功耗优化具有重要的意义。本学位论文在对漏电流产生机理进行详细调查的基础上,以CMOS电路深亚微米工艺下的漏功耗问题为出发点,选择组合逻辑电路作为主要研究对象,研究并探索绝热逻辑电路休眠漏功耗和活动漏功耗减小方案,提出新的具有一定前瞻性的组合逻辑电路漏功耗减小技术,设计出了低漏功耗组合逻辑电路结构,期望以此为CMOS低功耗芯片设计提供一个可供选择的实现方案。本文的主要内容包括以下几个部分:1、介绍了深亚微米工艺下漏电流的六种表现形式及其产生机理,并探讨了各种漏电流的影响因素,还分析了工作电压及温度对漏电流的影响。根据漏电流的产生机理及其影响因素,归纳了传统CMOS电路已提出的多种漏功耗减小技术,本文将其分为三类:工艺控制技术、休眠漏功耗减小技术和活动漏功耗减小技术。2、单相绝热电路由于其时钟树易产生,得到了广泛的重视。本文研究了单相时钟绝热电路(Clock Adiabatic Logic --- CAL)的结构特点及工作原理,分析了改进型CAL电路(Improved Clock Adiabatic Logic --- ICAL)的优点,在此基础上设计出了基于ICAL逻辑的单相绝热Booth编码乘法器电路,通过Hspice仿真验证,结果表明其电路结构简单且低功耗特性良好。3、针对单相绝热逻辑提出了两种休眠漏功耗减小技术方案(功控技术,多阈值技术),分别设计出了基于功控技术和多阈值技术的ICAL 8bit全加器电路结构,并分别在不同工艺下对其休眠漏功耗及总功耗进行了模拟仿真,结果表明这两种技术具有很好的漏功耗减小效果。4、针对绝热电路工作状态下也存在漏功耗这一事实,研究探讨了单相绝热电路活动漏功耗(工作状态下的漏功耗)估算模型并验证了其正确性,在此基础上,本文提出了基于ICAL的双阈值技术,设计出了基于双阈值技术的ICAL低功耗ISCAS c17电路。之后研究了基于ICAL的P型逻辑结构技术,验证了其低功耗特性,提出了基于P型逻辑结构的双阈值技术,并设计出了基于双阈值技术的P型ICAL的低功耗ISCAS 74182电路。