随着微电子技术的快速发展,可编程逻辑阵列已经经历几次变革,从最初的PAL(Programmable Array Logic)到之后的PLA(Programmable Logic Array),再到现在使用最广泛的CPLD(Complex Programmable Logic Device)和FPGA(Field Programmable Gate Array)。随着大家对信息安全领域越来越重视,OTP(One Time Programmable)FPGA的研究也慢慢受到各个领域的青睐。但是由于OTP FPGA直接研究的复杂性以及困难性,国内很多研究者们从OTP逻辑阵列电路开始着手,旨在一步步的向前推进,最终研发出高性能的OTP FPGA。论文的目的是设计一款OTP逻辑阵列电路,旨在验证自主研究的新型OTP编程位元应用于实际电路的可行性。此次设计的电路主要包括编程位元结构的设计、外围可编程电路及仿真、回读测试电路及仿真、逻辑实现功能电路、整体版图设计以及芯片实物功能测试验证。通过对新型OTP编程位元击穿原理的介绍,提出了本次论文使用的新型的OTP编程位元的结构,并对其工作原理进行了详细说明,在基于该编程位元的结构上,提出了整个逻辑阵列的外围工作电路的设计方案。其中电压转换电路实现了高压信号被内部电路的安全读取。2级电荷泵电路将外部高压信号平稳安全的传递到编程位元端口,减少了因编程高压的不稳定导致编程位元编程性能的降低甚至失败。多级译码方式配合逻辑阵列的排布降低了整个电路工作延迟时间。读测试电路利用脉宽展宽电路通过对地址脉冲的展宽,配合灵敏放大器,实现对编程位元数据的正确读取,并配合两级DICE(Dual Interlocked Storage Cell)锁存器,将读取数据安全可靠的送出供外部读取。逻辑实现电路通过CLB(Configurable Logic Block)内部与编程位元的相连,实现了编程数据的读出,并根据外部需求实现相应的组合或时序功能。整体版图设计中,本文指出了一些特殊问题的注意事项,并对其提出了相应的解决方案,通过提取相应的寄生参数,利用后仿真工具进行后仿真,根据仿真结果,修改电路与版图,最终达到本次的设计目的。通过对流片回来后的芯片进行相应模块的功能测试,根据测试结果显示,本次设计的OTP逻辑阵列电路在编程、回读以及逻辑功能实现上均能正常的工作,满足预期的设计期望,达到了本次芯片设计的目的。