本文针对音频ADC，设计了一款16位的高速高精度Sigma-Delta调制解调器。与Nyquist频率ADC相比，Sigma-Delta ADC对模拟器件精度及匹配性的要求较低，因此在精度上和实现上都具有很大的优势。文中详细地介绍了sigma-delta ADC的发展现状及其原理，并设计了一种全差分结构的Sigma-Delta调制解调器。经分析知，前馈结构对积分器输出摆幅的要求较低，减少了设计运放的复杂度，并降低了滤波器的谐波失真，因此本文Sigma-Delta调制器选用了前馈结构。全差分Sigma-Delta调制器的结构主要包括：高速求和电路、高速比较器、1bit量化器以及数模转换器(DAC)反馈环路。文中详细地介绍了Sigma-Delta调制器的完整设计流程。首先，完成Sigma-Delta调制器的行为级建模，通过仿真分析得到积分器输出摆幅及优化的环路系数等，分析调制器KT/C噪声、时钟抖动噪声及运放本身非理想因素等的影响，从而减少了整体的设计时间；其次，根据行为级模型完成Sigma-Delta调制器电路级的设计，其中最关键部分是积分器及其运算放大器的设计器。由于Sigma-Delta调制器对位于输入端积分器的要求非常高，因此在设计时要严格遵循行为级结果进行仿真设计，以防止积分器发生振荡或输出过载，而对于调制器环路内部的积分器而言，其性能设计较为宽松；最后，在0.5μm CMOS工艺的条件下，以电路设计为基础，完成Sigma-Delta调制器的运算放大器的版图结构。Sigma-Delta调制器的采样频率为10.24MHz，在20KHz信号带宽内，OSR为256。在0.5μm CMOS工艺条件下，利用Spectre对调制器电路进行仿真，最终得到Sigma-Delta调制解调器的最大信噪比(SNR)为103.5dB，精度为16bit，达到了高性能、高分辨率调制器的设计目标，因此满足预期的设计要求。