模数转换器（Analog to Digital Converter,ADC）是连接模拟信号和数字信号的桥梁,随着万物互联时代的来临,模数转换器在物联网、可穿戴医疗设备以及消费电子等领域的应用愈发广泛,对高性能模数转换器的需求也愈发迫切。逐次逼近寄存器型模数转换器（Successive Approximation Register ADC,SARADC）具有低功耗、中高精度、中高速度以及受益于CMOS制造工艺的发展等优势,因而成为各高校、研究机构和公司的研究热点。本文研究并设计了一款带有自校准技术的14位全差分SARADC,其采样频率为200KSps,参考电压为4.096V。其中,本文采用基于栅压自举开关结构的采样保持电路,降低输入信号对其导通电阻的影响,能有效地提高采样保持电路的线性度;高精度比较器电路结合了静态预放大器和动态锁存器各自的优点,同时采用自校准技术和输出失调存储技术对比较器失调进行校准,校准后的比较器能识别0.5LSB的电压;全差分数模转换器（Digital to Analog Converter,DAC）电容阵列采用分段式结构,其中高位电容阵列（MSB阵列）为10位,低位电容阵列（LSB阵列）为4位,同时,采用先比较再置位的逐次逼近方法,在尽量避免桥电容寄生影响的前提下节省了所需单位电容个数,这种结构的总电容值为1048个单位电容,相较于传统电荷型DAC结构,节省了 93.6%的面积;针对电容失配等非理想因素的影响,本文采用自校准技术对比较器失调、高三位电容失配进行校准,通过在校准阶段获取误差码,并在正常转换阶段通过校准DAC进行误差电压的回补,从而实现校准的功能。本文采用东部0.18μm CMOS工艺,使用Cadence软件对SARADC整体电路进行设计与仿真,仿真结果为:当输入频率为5.078125KHz,幅度为0～4.096V的正弦波,SARADC 的 ENOB=13.3477bit,SFDR=93.7697dB,SNDR=82.1219dB。