随着微电子行业的不断进步与发展,为适应集成电路技术的发展以及提高系统的集成度,半导体器件的尺寸在不断的缩小。MOSFET的尺寸缩小,可以降低功耗、提高集成度,但同时必然会导致器件的工作特性和性能发生变化。因此,深入研究小尺寸MOSFET的各项电学特性,对于提高MOSFET工作性能有重要意义。MOSFET中与导电沟道相串联的源／漏电阻,对于小尺寸器件和集成电路性能的模拟,以及器件的性能优化和工艺改进都有重要意义。因此,对MOSFET源／漏电阻的研究,一直是微电子行业的研究热点。目前,已经发展出很多MOSFET源／漏电阻的研究方法,这些方法都各自存在着优缺点,其主要缺点是计算步骤繁琐、公式复杂。本论文将针对现有研究方法的这一缺陷,提出一种基于数值模拟的分析和计算方法。该方法的优点是,分析使用的理论原理简单、需要考虑的物理参数较少,得出的各物理参数与源／漏电阻的关系明确、直观,可以直接得出计算电阻的解析表达式,并且具有相当高的准确性。本文所做工作可概括为以下几部分。首先,对现有的MOSFET源／漏电阻的研究方法,做了充分的理论分析和概括总结。目前,最常用的研究方法主要有：提取法和建模法,文中将这两种方法做了比较详细的说明和归纳。而且,对于提取法和建模法,分别详细地介绍和阐述了多种具体的研究方法,并总结了这些方法的优缺点。其次,基于对现有方法的认识和分析,提出了一种源／漏本征电阻分析和计算方法。这种方法基于数值模拟,可求出明确的解析表达式并且准确度较高。这种方法的具体实现方式可分为如下几个步骤：首先,取多种不同的物理参数的MOSFET进行仿真模拟,利用经典的沟道电阻法(CRM)提取出源／漏本征电阻。然后,通过对多组物理参数和仿真结果的分析,可得出MOSFET中影响源／漏本征电阻的物理参数。最后,针对这些影响参数,结合仿真结果,利用最小二乘法对这些参数进行多元线性拟合,可求出这些参数并得出源／漏本征电阻的计算公式。最后,经过仿真验证,可得出拟合出的电阻计算公式准确性较高。通过对源／漏电阻仿真结果的分析和拟合计算,我们得出了三点主要的结论。第一点结论为,影响源/漏本征电阻的物理参数有三个,分别为：器件源/漏区结深,源/漏区的掺杂电阻率,以及导电沟道到源/漏电极的距离。第二点结论为,源/漏电极上存在电流拥挤效应。在MOSFET器件源/漏区,从导电沟道流向源/漏电极的载流子,主要集中在源／漏电极靠近栅极的一段很微小的区域,因此该区域内会产生电流拥挤。第三点结论为,可得出一个漏/源本征电阻的表达式。仿真验证中的最大误差仅为4.4%,并且沟道长度变化对源/漏本征电阻的影响较小。本文所得出的MOSFET源/漏本征电阻计算公式和结论,对于计算MOSFET的源/漏电阻以及分析其物理参数和电学特性,都有一定的参考意义与实用价值。