随着超大规模集成电路（VLSI）尺寸的缩小和光刻技术的进步,系统级芯片（So C）设计复杂性、系统封装的复杂性,电源管理策略的复杂性、信号传输的完整性问题日益突出,随之而来的就是整个电路系统测试时间的增长和测试成本不断增加,制造缺陷已经从传统的硬件缺陷转变为更为隐蔽的潜在性缺陷,这些缺陷通常不会导致致命的故障,对电气性能的影响也微乎其微,而是在运行一段时间后性能退化,使芯片将来发生故障或产生间歇性故障。由此引发的不仅仅是增加测试的难度,还导致了芯片缺陷多样性增加,尤其是器件电学性能下降,最终导致可靠性不断面临挑战。以航空航天应用为目标的“零缺陷”产品质量要求,测试向量中增加了多重测试模式以及重叠的缺陷检测类型,从而产生了大量冗余测试向量,如何在不降低测试质量的前提下降低集成电路的测试成本成为了当今测试过程中的关键挑战。为了在测试成本与测试质量之间取得最优解,本论文针对集成电路测试向量优化方法进行研究,面向测试中亟待解决的测试时间、测试成本、测试质量、故障覆盖率等关键性问题,从机器学习、数据挖掘、数据库建立、向量优化等方面开展突破性研究,达到节约测试成本的目的。主要研究内容和创新点如下:（1）基于分类的有效测试向量选择方法。针对测试集中存在大量冗余向量,提出一种测试向量筛选方案。从晶圆测试、封装测试、系统测试、现场测试等方面,深入挖掘被测集成电路（IC）的潜在缺陷或特征,利用深度学习的可追溯性特点,从数据底层捕获关键特征,自动识别无效向量,消除冗余并自动应用最佳测试集,进而达到降低测试成本的目的。根据统计数据分析对被测器件（DUT）的行为进行预测,从历史数据中寻找最佳测试集,从而有效提高产品的质量和产量,缩短测试时间并降低制造测试成本。本文提出的测试向量分类方法,旨在保证最大相关性的同时,又去除了冗余特征,丢弃无效向量从而缩短测试时间。该方法可以在不牺牲测试质量的情况下降低测试成本。实验结果表明,与全测试集相比,该方法的预测准确率提高了1%,同时节省了两倍多的测试时间。（2）数理统计预测模型对测试向量重排序方法。针对测试仪（ATE）测试效率过低测试时间过长问题,提出一种考虑测试向量重新排序方法。从历史数据中统计出最有效测试向量,并利用机器学习、数据挖掘方法建立预测模型,并根据有效向量的信息不断更新该模型。本方案是一种有效的测试向量排序方法,根据预测模型对测试向量进行重新排序,将有效向量前移并首先应用,结合ATE“首败即停”机制,以达到节省测试时间的目的。该方法旨在最大程度地提高测试效率,大大优化了测试时间和测试效率。实验结果表明,由于测试向量重排序,与全测试集相比,该方法只牺牲了2%的预测准确度,却节省了3.89倍的测试时间。（3）根据缺陷特征动态调整参数测试限值方法。针对缺陷分布多样性问题,提出动态调整参数限值方案,以提高异常值检测能力。参数测试中,每个芯片的缺陷分布不同,使用的测试限值也应有所不同,需要对芯片测试限值进行动态调整,根据缺陷特性调整测试限值。针对芯片的用途自适应的收紧或放大测试限值,凭借限值调整改善了有缺陷芯片的检测,对于环境要求较高,可靠性要求较强的芯片可以提高限值测试,以达到较高故障覆盖率的目的;非关键领域芯片可适应放宽测试要求,以达到节省测试成本的目的。测试限值调整技术依赖于适应性测试原理来进行限值设置和测试后分析以达到测试成本与测试质量的折衷。实验结果表明,由于自适应的调整了测试限值,与传统的反向传播神经网络（BPNN）,支持向量机（SVM）、深层信任网（DBN）相比,本文所提出的方法预测准确率提高了4.3%,时间减少了2.32s。