本文结合工程背景，运用逻辑平衡的思想对高速数字电路的设计及相关问题进行了全面的研究。所做的研究工作包括：运用逻辑平衡的思想提出了常用的基本运算单元的高性能解决方案，分析了用FPGA实现高速数字电路的基本理论方法，研究了用标准单元实现高速数字电路的基本理论方法。同时，对高速数字电路的面积和功耗及与外部电路的通讯问题进行了分析。 主要的研究与设计工作包括： 1) 详细分析并采用逻辑平衡的思想，提出了常用的基本运算单元如计数器，比较器，编码器，加法器，有限状态机FSM，乘法器，乘累加操作和DCT运算的各种高速解决方案。 2) 分别在结构级，逻辑级和版图级分析了高速数字电路的高速解决方案。 3) 分析了高速数字电路如何提高性能，减小面积和减小功耗的途径。 4) 结合逻辑平衡的思想，采用Xilinx Virtex 300E-6器件，为一家著名的通讯技术有限公司设计了速度达125MHZ的交换网测试芯片，能够对交换网的吞吐率，网络延时，网络延时抖动，数据包错误率，包丢失率等进行严格的测试，并根据当前网络的流量大小自动调节网络负载。在这个项目中，作者制定了它的详细设计方案，采用VHDL语言进行了编码实现，参与了整个系统的FPGA调试及验证。 5) 为上海一家IC设计有限公司设计了该公司的产品微控器的一部分核心逻辑和外围电路，并通过了严格的仿真测试和FPGA验证，采用tsmc(台机电)的．35um的标准单元库进行了综合，仿真及布图设计，该产品目前已经在境外投产。它将运用在LCD显示控制，空调，MP3播放控制等领域中。