论文部分内容阅读
射频（RF）功率放大器（Power Amplifier）在无线移动通信系统、雷达以及卫星等多种系统中都有重要的应用。其中，采用CMOS工艺进行低成本、多制式及超宽带的射频收发芯片已经成为一种发展趋势。然而目前基于CMOS工艺的射频功率放大器芯片的设计还存在着一些问题和挑战。近年来随着技术的不断发展，CMOS射频功率放大器的研究也得到了较大的突破。本篇论文以CMOS超宽带射频功率放大器为研究对象，并完成了电路的设计、仿真和测试。文中首先阐述了超宽带CMOS射频功率放大器的研究背景及意义，分析了基于CMOS工艺的射频功率放大器的优点及目前研究中面临的问题,其次总结了射频功率放大器的基本工作原理和技术，包括基本的分类、设计指标和线性化技术，对常用的宽带匹配技术进行了重点研究。最后在研究普通功率放大器电路的基础上，提出了一种三级单端结构的超宽带射频功率放大器。该功放的输入级通过偏置电路参与匹配，并没有采用额外的匹配器件，同时对于功放的输出级则采用了电阻反馈式结构，由此节省了很大的芯片面积。文中还对电路的设计过程进行了详细说明，给出了计算公式、电路仿真和流片测试结果。本文采用GLOBALFOUNDRIES0.18μm CMOS工艺，利用Cadence软件进行功率放大器的仿真与优化，设计实现了一种性能良好的0.051.5GHz的超宽带CMOS射频功率放大器。在3.3V的电源供电条件下，该功放芯片实现了超宽带范围内20dB以上的增益，输入输出回波损耗分别为20dB和15dB左右。在433MHz和900MHz的RFID和GSM-R两种典型应用频段中分别可达到20.5dBm和19.5dBm的饱和输出功率，并且功率附加效率可达27%和19.5%。测试结果与仿真结果基本吻合，从而验证了本文提出的设计观点。