数字视频技术目前广泛应用于网络视频会议、高性能视频信息传输、高清视频电影播放以及互联网等领域。自2003年以来，国际ITU-T的视频编码专家组(Video Coding Expert Group, VCEG)和国际标准化ISO运动图像专家组(MovingPicture Expert Group, MPEG)，组成联合视频组JVT共同编写的H.264视频编码标准，自公布以来，其具有的高性能的压缩效率，受到了业界的万众瞩目。H.264/AVC作为新一代的视频编解码标准，相比于前一代H.264和MPEG-4来说实现了许多关键技术上的改进，其中包括多个参考图像的运动估计、亮度1/4像素点的插值运算、不同模式下的运动矢量预测和多种形式的熵编码，所以，H.264视频编码标准与以前视频编码标准相比较具有更高的压缩性、质量性和适应性。本文在深入研究H.264/AVC视频编码标准协议的基础上，针对基于H.264高清视频解码器的运动矢量预测单元提出VLSI的解决方案。在该方案中提出采用参考像素读取与预测运算二级流水并行处理结构，提高了电路的运算速度，减小插值运算的时钟周期数。控制和空间预测运算电路的内部设计中，采用逐级的控制方式，利用控制信号对空间预测运算电路中相应的数据运算单元进行控制，对相关单元的工作状态进行管理，以达到降低电路功耗的目的。最后，本文采用硬件描述语言Verilog HDL对电路进行RTL寄存器传输级建模，并利用Modelsim对预测电路进行模块级仿真，系统级验证采用硬件运算结果与JVT发布的软件模型JM10.1解码运算的结果进行比较的验证方式，得到软硬协调一致的结果，采用SMIC180nm CMOS工艺库，利用Design Compiler对预测电路进行逻辑综合，结果满足设计要求。