论文部分内容阅读
存储器是现代数字系统的主要组成部分，其在数字系统中的作用和地位已经毋庸置疑。SRAM(静态随机访问存储器)就是一种最基本的、同时也是最重要的易失性存储器之一，几乎所有的计算机系统都用它来存储程序和数据。在过去的二十多年中，微处理器已经从简单的单一流水线结构向复杂的并行体系结构发展。现代的微处理器都需要能够以很高的速度执行指令和存取数据，从而获得较高的性能。因此，为了开发潜在的性能，微处理器一般都需要连接一个大容量、高速度、低功耗以及多端口的多级存储系统。其中CACHE(高速缓冲存储器)和寄存器堆(RegisterFile)都是由SRAM实现的最主要的关键部件，而且它们的面积、速度及功耗都极大地影响着整个微处理器的性能。正是由于存储器在现代数字系统的核心地位和作用，所以从SRAM提出到现在，研究人员从没有间断过对SRAM的研究。研究人员不断地追求着更高性能的SRAM，如高速、低功耗、多端口、高集成度等。而且在未来，这种追求还必将随着半导体工艺和计算机系统的发展而不断地进行下去。
因此，正是基于上述的SRAM在计算机系统中的作用及其研究趋势，本论文提出了“高速低功耗SRAM的设计与研究”这个研究课题，并且得到了相应的课题支持，从而实现了多种实用的具有不同结构的高速、低功耗的SRAM设计。
本论文主要完成的工作如下：
1).在研究了多种高速电路的基础上，本论文提出了一种用局部自复位电路原理实现SRAM的技术，设计实现了32×64bit的两写六读八端口SRAM，采用了0.18μm工艺实现，其最大访存时间为910ps，最大功耗为330mW。该类型SRAM可以用于实现现代超标量微处理器中多端口寄存器堆。
2).绝热电路设计是目前研究较多的低功耗电路设计技术。本论文仔细地研究了绝热电路的设计原理。在此基础上，本论文采用绝热电路设计实现了一个64×64bit的低功耗的全部绝热SRAM(WholeAdiabaticSRAM-WASRAM)。实验结果表明，WASRAM相对于传统SRAM，其整体功耗下降达80﹪以上。
3).本论文分析了传统SRAM和绝热SRAM的功耗组成，分析了绝热SRAM的主要功耗源，并建立了相应的功耗模型。在此工作的基础上，本论文设计实现了一种具有改进柱状结构的WASRAM-CWASRAM。实验结果表明，具有改进结构的CWASRAM相对于原WASRAM，整体功耗进一步下降了最大17﹪。
本论文的主要创新点包括：
1.提出了一种新型高速电路结构——局部自复位电路。与已经提出的全局自复位电路相比，局部自复位避免复位信号设计的复杂性，不会使复位信号造成电路中的最坏延迟路径。这种局部自复位电路，不但可以应用于存储器设计，而且还非常容易地应用在各种其他类型电路设计中，在实现高速电路的同时也降低了SRCMOS电路设计的复杂度。
2.根据已提出的局部自复位电路，设计实现了一种可用作读出放大器的动态MUX(多路选通器)。这种动态MUX可以作为一种高速读出放大器，适用于各种结构的SRAM设计中。
3.基于绝热电路原理，提出了一种采用绝热电路设计实现的全部绝热SRAM(WholeAdiabaticSRAM-WASRAM)。在WASRAM中，所有的功能部件，包括译码逻辑、读出放大电路、读写控制电路以及存储阵列，全部由绝热电路实现。实验数据表明，WASRAM比传统SRAM，其整体功耗降低了至少80﹪以上。而且和传统SRAM相比，存储规模大小的变化对WASRAM的功耗变化影响较小。与已提出的其他绝热SRAM相比，本论文提出的WASRAM功耗降低程度更大，而且工作频率也更高，因此更适合现代高速低功耗的微处理器设计。
4.建立了WASRAM的功耗模型，并在此基础上提出了一种柱型分割结构的WASRAM设计(ColumnWASRAM-CWASRAM)，对WASRAM结构进行了调整。经过理论分析和实验发现，采用柱型分割的CWASRAM与原WASRAM相比，其整体功耗进一步降低了最大17﹪，但是功耗降低的程度受到了阵列分割m的值、缓冲器输入管尺寸和存储单元的门管尺寸等的影响。