论文部分内容阅读
近年来,随着人们对高速数据传输和多媒体业务需求的不断增长,多入多出(MIMO)和正交频分复用(OFDM)技术已成为无线移动通信领域的研究热点。由于能够显著改善频谱效率、提高数据传输速率和系统容量,MIMO-OFDM技术被广泛认为是后三代移动通信系统(B3G)的关键技术。然而,OFDM对频率偏移非常敏感,因此同步技术也成为B3G系统的关键技术之一,备受关注。在国家“863”FuTURE计划中,电子科技大学负责B3G TDD方式下OFDM下行链路的设计,其硬件实现主要是基于现场可编程门阵列(FPGA)进行开发。该链路由数字基带发送板、多天线发送板、多天线接收板、信道估计与MIMO板和数字基带接收板构成。本文负责多天线接收板的开发工作,即针对同步、OFDM解调进行FPGA设计、编程实现、仿真测试和电路验证,最终实现B3G TDD下行链路的联通,使系统性能符合设计要求。前两章概述了本文的研究背景、课题来源,并简单介绍了在本文FPGA设计中用到的开发工具、仿真软件、测试软件和所选器件等。主要器件为Xilinx公司的XC2VP70芯片和AD公司的模数转换器AD6644。第三章详细介绍了B3G TDD下行链路中同步技术和OFDM解调的算法原理,并从硬件实现的角度对其进行了一定的改进。第四章首先简介全链路的总体硬件实现方案,然后对同步、OFDM解调部分各功能模块的FPGA设计进行详细阐述,给出各模块的实现结构框图和仿真波形图。主要包括时间同步模块、频率粗同步模块、频率精同步模块、定时恢复模块、尾帧检测模块、AGC/AFC辅助模块、OFDM解调模块和Rocket I/O接口模块等。第五章基于多天线接收板对FPGA设计进行了电路验证,通过ChipScope软件观测芯片内的状态转换、数据处理等信息,证明了设计的正确性。同时,对资源占用情况和系统运行速度进行了小结。最后,第六章对全文进行了概括性总结,明确了下一步有待进行的工作和未来的一些研究方向。