CMOS/纳米混合（CMOS/Nanowire/Molecular Hybrid,CMOL）电路是一种结合了CMOS技术和纳米器件的类FPGA结构。因为结构简洁、性能可靠,CMOL技术被视为CMOS技术最具潜力的替代品之一,但是纳米器件存在的高缺陷率问题使其难以走向实用化。研究者认为发展CMOL电路的容错映射技术是解决该难题的途径之一。目前学术界已有一些面向时延、面积和求解速度的容错方法,但鲜有功耗优化的工作,因此本文对面向功耗的CMOL电路容错映射方法进行探索:1、针对缺陷对CMOL电路功耗的影响尚不明确这一问题,建立CMOL电路的功耗模型,探索缺陷对映射电路功耗的影响机制,提出基于常连对预处理的容错映射方法。通过将无缺陷映射解中的常连对修正为合理映射模式,为多目标优化能力强大的遗传算法提供优质的初始种群,实现电路功耗、求解速度等指标的优化。2、CMOL电路的容错映射问题是一个复杂的非确定性多项式难题（Nondeterministic Polynomial Hard,NPH）,进一步考虑映射电路的功耗优化,会使容错方法的设计面临更大的挑战。针对该问题,提出基于高功耗单元限用的容错映射方法,通过舍弃对功耗影响较大的映射资源来降低容错复杂度,并对功耗约束进行松弛来加快算法的收敛速度。实验结果表明,所提方法与利用带阻断操作的进化算法（Evolutionary Algorithm with Blocking Method,EAB）求解的经典容错映射方法相比平均减少了17.62%的功耗与17.92%的面积,并实现了14.99%的求解速度提升。3、针对因常连单元利用困难而导致的容错复杂度高、映射电路的功耗开销大等问题,提出基于打包策略的容错映射方法。首先以常连对为单位进行单元打包,并选择关联节点生成一定数量的节点包;然后利用遗传算法完成电路容错映射,通过特定的基因编码方式和交叉、变异操作保证单元包与节点包的一对一匹配。实验结果表明,所提方法与EAB方法相比平均减少了22.62%的功耗与41.66%的面积,基本消除了常连缺陷对映射电路功耗的影响,并实现了9.27倍的求解速度提升。